利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

23 条记录 (耗时 0.029 秒)

    SYSTEMS AND METHODS FOR USING MEMORY COMMANDS
    4.
    发明申请
    SYSTEMS AND METHODS FOR USING MEMORY COMMANDS 有权
    使用内存命令的系统和方法

    公开(公告)号：US20120260032A1

    公开(公告)日：2012-10-11

    申请号：US13441706

    申请日：2012-04-06

    申请人： Gordon Raymond Chiu ,  Teik Ming Goh ,  Muhamad Aidil Jazmi ,  Yu Ying Ong

    发明人： Gordon Raymond Chiu ,  Teik Ming Goh ,  Muhamad Aidil Jazmi ,  Yu Ying Ong

    IPC分类号： G06F12/00

    CPC分类号： G06F13/1626

    摘要： Systems and methods for using memory commands are described. The systems include a memory controller. The memory controller receives a plurality of user transactions. The memory controller converts each user transaction into one or more row and column memory commands. The memory controller reorders the memory commands associated with the plurality of user transactions before sending the memory commands to a memory device.

    摘要翻译： 描述了使用存储器命令的系统和方法。 这些系统包括一个内存控制器。 存储器控制器接收多个用户事务。 存储器控制器将每个用户事务转换成一个或多个行和列存储器命令。 在将存储器命令发送到存储器设备之前，存储器控制器重新排列与多个用户事务相关联的存储器命令。

    Systems and methods for memory interface calibration
    7.
    发明授权
    Systems and methods for memory interface calibration 有权
    用于存储器接口校准的系统和方法

    公开(公告)号：US09323538B1

    公开(公告)日：2016-04-26

    申请号：US13539153

    申请日：2012-06-29

    申请人： Ivan Blunno ,  Gordon Raymond Chiu

    发明人： Ivan Blunno ,  Gordon Raymond Chiu

    IPC分类号： G06F3/06 ,  G06F3/01 ,  G06F3/05 ,  G01D18/00 ,  G06F9/44

    CPC分类号： G06F9/44 ,  G11C5/04 ,  G11C29/022 ,  G11C29/028

    摘要： Integrated circuits such as programmable integrated circuits may include calibration circuitry for calibrating memory interface circuitry. The calibration circuitry may include processing circuitry and test circuitry. The processing circuitry may provide instructions to the test circuitry and direct the test circuitry to begin processing at a selected instruction. The test circuitry may retrieve data storage addresses and control signal storage addresses from the instructions. The test circuitry may use the data storage address to retrieve test data from data storage circuitry and may use the control signal storage address to retrieve control signal data from control signal storage circuitry. The control signal, address, and test data may be provided to the memory interface circuitry. The test circuitry may verify data received from the system memory during instruction processing.

    摘要翻译： 诸如可编程集成电路的集成电路可以包括用于校准存储器接口电路的校准电路。 校准电路可以包括处理电路和测试电路。 处理电路可以向测试电路提供指令，并指示测试电路在所选择的指令下开始处理。 测试电路可以从指令中检索数据存储地址和控制信号存储地址。 测试电路可以使用数据存储地址从数据存储电路检索测试数据，并且可以使用控制信号存储地址从控制信号存储电路中检索控制信号数据。 控制信号，地址和测试数据可以被提供给存储器接口电路。 测试电路可以在指令处理期间验证从系统存储器接收到的数据。

    Hierarchical arbitration
    8.
    发明授权
    Hierarchical arbitration 有权
    分层仲裁

    公开(公告)号：US09117022B1

    公开(公告)日：2015-08-25

    申请号：US13352090

    申请日：2012-01-17

    申请人： Gordon Raymond Chiu ,  John Stuart Freeman

    发明人： Gordon Raymond Chiu ,  John Stuart Freeman

    IPC分类号： G06F13/36 ,  G06F13/364

    CPC分类号： G06F13/364

    摘要： Systems and methods for increasing speed and reducing area for arbitration logic in an integrated circuit (IC) are provided. For example, in one embodiment, a method includes arbitrating at least one master request in a first level of arbitration blocks. A second level of arbitration blocks arbitrates at least two arbitration blocks from the first level. A first level of multiplexers multiplex at least one master payload based at least in part upon the arbitration of the first level of arbitration blocks. A second level of multiplexers multiplex at least two signals propagated from the first level of multiplexers.

    摘要翻译： 提供了用于提高集成电路（IC）中仲裁逻辑的速度和减小面积的系统和方法。 例如，在一个实施例中，一种方法包括在第一级仲裁块中仲裁至少一个主请求。 第二级仲裁块从第一级仲裁至少两个仲裁块。 第一级复用器至少部分地基于第一级仲裁块的仲裁来复用至少一个主有效载荷。 第二级复用器复用从第一级复用器传播的至少两个信号。