公开(公告)号：US20140189311A1

公开(公告)日：2014-07-03

申请号：US13732243

申请日：2012-12-31

申请人： Patrice Roussel ,  Srinivas Chennupaty ,  Michael Cranford ,  Mohammad Abdallah ,  James Coke ,  Katherine Kong

发明人： Patrice Roussel ,  Srinivas Chennupaty ,  Michael Cranford ,  Mohammad Abdallah ,  James Coke ,  Katherine Kong

IPC分类号： G06F9/30

CPC分类号： G06F9/30036 ,  G06F9/30032

摘要： An apparatus and method for performing a shuffle operation on packed data using computer-implemented steps is described. In one embodiment, a first packed data operand having at least two data elements is accessed. A second packed data operand having at least two data elements is accessed. One of the data elements in the first packed data operand is shuffled into a lower destination field of a destination register, and one of the data elements in the second packed data operand is shuffled into an upper destination field of the destination register.

摘要翻译： 描述了使用计算机实现的步骤对打包数据执行洗牌操作的装置和方法。 在一个实施例中，访问具有至少两个数据元素的第一打包数据操作数。 具有至少两个数据元素的第二压缩数据操作数被访问。 第一打包数据操作数中的数据元素之一被混洗到目的地寄存器的较低目的地字段中，并且第二打包数据操作数中的数据元素中的一个被混洗到目的地寄存器的上目的地字段中。

公开(公告)号：US20140032624A1

公开(公告)日：2014-01-30

申请号：US14042681

申请日：2013-09-30

申请人： Ronen Zohar ,  Mark Seconi ,  Rajesh Parthasarathy ,  Srinivas Chennupaty ,  Mark Buxton ,  Chuck Desylva

发明人： Ronen Zohar ,  Mark Seconi ,  Rajesh Parthasarathy ,  Srinivas Chennupaty ,  Mark Buxton ,  Chuck Desylva

IPC分类号： G06F17/10

CPC分类号： G06F17/10 ,  G06F7/48 ,  G06F7/5443 ,  G06F9/3001

摘要： Method, apparatus, and program means for performing a dot-product operation. In one embodiment, an apparatus includes execution resources to execute a first instruction. In response to the first instruction, said execution resources store to a storage location a result value equal to a dot-product of at least two operands.

摘要翻译： 用于执行点积运算的方法，装置和程序装置。 在一个实施例中，一种装置包括执行第一指令的执行资源。 响应于第一指令，所述执行资源存储到存储位置，结果值等于至少两个操作数的点积。

公开(公告)号：US07738484B2

公开(公告)日：2010-06-15

申请号：US11011801

申请日：2004-12-13

申请人： Mani Ayyar ,  Srinivas Chennupaty ,  Akhilesh Kumar ,  Doddaballapur N. Jayasimha ,  Murugasamy Nachimuthu ,  Phanindra K. Mannava

发明人： Mani Ayyar ,  Srinivas Chennupaty ,  Akhilesh Kumar ,  Doddaballapur N. Jayasimha ,  Murugasamy Nachimuthu ,  Phanindra K. Mannava

IPC分类号： H04L12/42

CPC分类号： H04L67/125 ,  H04L69/324

摘要： Multiple initialization techniques for system and component in a point-to-point architecture are discussed. Consequently, the techniques allow for flexible system/socket layer parameters to be tailored to the needs of the platform, such as, desktop, mobile, small server, large server, etc., as well as the component types such as IA32/IPF processors, memory controllers, IO Hubs, etc. Furthermore, the techniques facilitate powering up with the correct set of POC values, hence, it avoids multiple warm resets and improves boot time. In one embodiment, registers to hold new values, such as, Configuration Values Driven during Reset (CVDR), and Configuration Values Captured during Reset (CVCR) may be eliminated.For example, the POC values could be from the following: Platform Input Clock to Core Clock Ratio, Enable/disable LT, Configurable Restart, Burn In Initialization Mode, Disable Hyper Threading, System BSP Socket Indication, and Platform Topology Index.

摘要翻译： 讨论了用于系统和组件在点对点架构中的多个初始化技术。 因此，这些技术允许根据平台（如桌面，移动，小型服务器，大型服务器等）的需求以及诸如IA32 / IPF处理器之类的组件类型来定制灵活的系统/套接字层参数 ，存储器控制器，IO集线器等。此外，该技术有助于以正确的一组POC值加电，因此避免了多次热复位并提高了启动时间。 在一个实施例中，可以消除保存新值的寄存器，例如在复位期间驱动的配置值（CVDR）和在复位期间捕获的配置值（CVCR）。 例如，POC值可以来自以下内容：平台输入时钟到核心时钟比率，启用/禁用LT，可配置重新启动，刻录初始化模式，禁用超线程，系统BSP插槽指示和平台拓扑索引。

公开(公告)号：US20080077773A1

公开(公告)日：2008-03-27

申请号：US11525981

申请日：2006-09-22

申请人： Michael A. Julier ,  Jeffrey D. Gray ,  Srinivas Chennupaty ,  Sean P. Mirkes ,  Mark P. Seconi

发明人： Michael A. Julier ,  Jeffrey D. Gray ,  Srinivas Chennupaty ,  Sean P. Mirkes ,  Mark P. Seconi

IPC分类号： G06F9/305

CPC分类号： G06F9/30145 ,  G06F7/06 ,  G06F9/30 ,  G06F9/3001 ,  G06F9/30021 ,  G06F9/30029 ,  G06F9/30036 ,  G06F9/30098 ,  G06F9/30109 ,  G06F9/3013 ,  G06F9/30167 ,  G06F9/3017 ,  G06F9/30185 ,  G06F9/30192 ,  G06F9/34 ,  G06F9/3802 ,  G06F9/3824 ,  G06F9/3853 ,  G06F9/3885 ,  G06F9/3887 ,  G06F12/0875 ,  G06F2212/452

摘要： Method, apparatus, and program means for performing a string comparison operation. In one embodiment, an apparatus includes execution resources to execute a first instruction. In response to the first instruction, said execution resources store a result of a comparison between each data element of a first and second operand corresponding to a first and second text string, respectively.

摘要翻译： 用于执行字符串比较操作的方法，装置和程序装置。 在一个实施例中，一种装置包括执行第一指令的执行资源。 响应于第一指令，所述执行资源分别存储对应于第一和第二文本串的第一和第二操作数的每个数据元素之间的比较结果。

公开(公告)号：US20140344553A1

公开(公告)日：2014-11-20

申请号：US13898189

申请日：2013-05-20

申请人： Christopher J. Hughes ,  Yen-Kuang (Y.K.) Chen ,  Mayank Bomb ,  Jason W. Brandt ,  Mark J. Buxton ,  Mark J. Charney ,  Srinivas Chennupaty ,  Jesus Corbal ,  Martin G. Dixon ,  Milind B. Girkar ,  Jonathan C. Hall ,  Hideki (Saito) Ido ,  Peter Lachner ,  Gilbert Neiger ,  Chris J. Newburn ,  Rajesh S. Parthasarathy ,  Bret L. Toll ,  Robert Valentine ,  Jeffrey G. Wiedemeier

发明人： Christopher J. Hughes ,  Yen-Kuang (Y.K.) Chen ,  Mayank Bomb ,  Jason W. Brandt ,  Mark J. Buxton ,  Mark J. Charney ,  Srinivas Chennupaty ,  Jesus Corbal ,  Martin G. Dixon ,  Milind B. Girkar ,  Jonathan C. Hall ,  Hideki (Saito) Ido ,  Peter Lachner ,  Gilbert Neiger ,  Chris J. Newburn ,  Rajesh S. Parthasarathy ,  Bret L. Toll ,  Robert Valentine ,  Jeffrey G. Wiedemeier

IPC分类号： G06F9/38 ,  G06F9/30

CPC分类号： G06F9/3861 ,  G06F9/30036 ,  G06F9/30043 ,  G06F9/30145 ,  G06F9/345

摘要： According to a first aspect, efficient data transfer operations can be achieved by: decoding by a processor device, a single instruction specifying a transfer operation for a plurality of data elements between a first storage location and a second storage location; issuing the single instruction for execution by an execution unit in the processor; detecting an occurrence of an exception during execution of the single instruction; and in response to the exception, delivering pending traps or interrupts to an exception handler prior to delivering the exception.

摘要翻译： 根据第一方面，可以通过以下方式来实现有效的数据传送操作：通过处理器设备解码指定在第一存储位置和第二存储位置之间的多个数据元素的传送操作的单个指令; 发出用于由处理器中的执行单元执行的单个指令; 在单个指令的执行期间检测异常的发生; 并且响应于异常，在传递异常之前将异常陷阱或中断传递给异常处理程序。

公开(公告)号：US08787565B2

公开(公告)日：2014-07-22

申请号：US11841556

申请日：2007-08-20

申请人： Shay Gueron ,  Martin G. Dixon ,  Srinivas Chennupaty ,  Mayank Bomb ,  Brent R. Boswell

发明人： Shay Gueron ,  Martin G. Dixon ,  Srinivas Chennupaty ,  Mayank Bomb ,  Brent R. Boswell

IPC分类号： H04K1/00 ,  H04L9/00

CPC分类号： H04L9/28 ,  G06F9/30007 ,  H04L9/0631 ,  H04L2209/125 ,  H04L2209/24

摘要： An Advanced Encryption Standard (AES) key generation assist instruction is provided. The AES key generation assist instruction assists in generating round keys used to perform AES encryption and decryption operations. The AES key generation instruction operates independent of the size of the cipher key and performs key generation operations in parallel on four 32-bit words thereby increasing the speed at which the round keys are generated. This instruction is easy to use in software. Hardware implementation of this instruction removes potential threats of software (cache access based) side channel attacks on this part of the AES algorithm.

摘要翻译： 提供了高级加密标准（AES）密钥生成辅助指令。 AES密钥生成辅助指令有助于生成用于执行AES加密和解密操作的循环密钥。 AES密钥生成指令独立于密码密钥的大小，并行执行四个32位字的密钥生成操作，从而增加生成循环密钥的速度。 该指令在软件中易于使用。 该指令的硬件实现可以消除这部分AES算法对软件（基于缓存访问的）侧面信道攻击的潜在威胁。

公开(公告)号：US20130188789A1

公开(公告)日：2013-07-25

申请号：US13791224

申请日：2013-03-08

申请人： Shay GUERON ,  Martin DIXON ,  Srinivas CHENNUPATY ,  Mayank BOMB ,  Brent BOSWELL

发明人： Shay GUERON ,  Martin DIXON ,  Srinivas CHENNUPATY ,  Mayank BOMB ,  Brent BOSWELL

IPC分类号： H04L9/28

CPC分类号： H04L9/28 ,  G06F9/30007 ,  H04L9/0631 ,  H04L2209/125 ,  H04L2209/24

摘要： An Advanced Encryption Standard (AES) key generation assist instruction is provided. The AES key generation assist instruction assists in generating round keys used to perform AES encryption and decryption operations. The AES key generation instruction operates independent of the size of the cipher key and performs key generation operations in parallel on four 32-bit words thereby increasing the speed at which the round keys are generated. This instruction is easy to use in software. Hardware implementation of this instruction removes potential threats of software (cache access based) side channel attacks on this part of the AES algorithm.

公开(公告)号：US20090265472A1

公开(公告)日：2009-10-22

申请号：US12348723

申请日：2009-01-05

申请人： Mani Ayyar ,  Srinivas Chennupaty ,  Akhilesh Kumar ,  Doddabaliapur Narasimha-Murthy Jayasimha ,  Murugasamy Nachimuthu ,  Phanindra K. Mannava ,  Ioannis T. Schoinas

发明人： Mani Ayyar ,  Srinivas Chennupaty ,  Akhilesh Kumar ,  Doddabaliapur Narasimha-Murthy Jayasimha ,  Murugasamy Nachimuthu ,  Phanindra K. Mannava ,  Ioannis T. Schoinas

IPC分类号： G06F15/16 ,  G06F15/177

CPC分类号： H04L67/125 ,  H04L69/324

摘要： Multiple initialization techniques for system and component in a point-to-point architecture are discussed. Consequently, the techniques allow for flexible system/socket layer parameters to be tailored to the needs of the platform, such as, desktop, mobile, small server, large server, etc., as well as the component types such as IA32/IPF processors, memory controllers, IO Hubs, etc. Furthermore, the techniques facilitate powering up with the correct set of POC values, hence, it avoids multiple warm resets and improves boot time. In one embodiment, registers to hold new values, such as, Configuration Values Driven during Reset (CVDR), and Configuration Values Captured during Reset (CVCR) may be eliminated.For example, the POC values could be from the following: Platform Input Clock to Core Clock Ratio, Enable/disable LT, Configurable Restart, Burn In Initialization Mode, Disable Hyper Threading, System BSP Socket Indication, and Platform Topology Index.

摘要翻译： 讨论了用于系统和组件在点对点架构中的多个初始化技术。 因此，这些技术允许根据平台（如桌面，移动，小型服务器，大型服务器等）的需求以及诸如IA32 / IPF处理器之类的组件类型来定制灵活的系统/套接字层参数 ，存储器控制器，IO集线器等。此外，该技术有助于以正确的一组POC值加电，因此避免了多次热复位并提高了启动时间。 在一个实施例中，可以消除保存新值的寄存器，例如在复位期间驱动的配置值（CVDR）和在复位期间捕获的配置值（CVCR）。 例如，POC值可以来自以下内容：平台输入时钟到核心时钟比率，启用/禁用LT，可配置重新启动，刻录初始化模式，禁用超线程，系统BSP插槽指示和平台拓扑索引。

公开(公告)号：US07133040B1

公开(公告)日：2006-11-07

申请号：US09053006

申请日：1998-03-31

申请人： Mohammad Abdallah ,  Srinivas Chennupaty ,  Robert S. Dreyer ,  Michael A. Julier ,  Katherine Kong ,  Larry Mennemeier ,  Ticky S. Thakkar

发明人： Mohammad Abdallah ,  Srinivas Chennupaty ,  Robert S. Dreyer ,  Michael A. Julier ,  Katherine Kong ,  Larry Mennemeier ,  Ticky S. Thakkar

IPC分类号： G06T15/00

CPC分类号： G06F9/30032 ,  G06F9/30036 ,  G06F9/30145 ,  G06F9/30167

摘要： An apparatus and method for performing an insert-extract operation on packed data using computer-implemented steps is described. In one embodiment, a first data operand having a data element is accessed. A second packed data operand having at least two data elements is then accessed. The data element in the first data operand is inserted into any destination field of a destination register, or alternatively, a data element is extracted from any field of the source register.

摘要翻译： 描述了使用计算机实现的步骤对打包数据执行插入 - 提取操作的装置和方法。 在一个实施例中，访问具有数据元素的第一数据操作数。 然后访问具有至少两个数据元素的第二打包数据操作数。 将第一数据操作数中的数据元素插入到目的地寄存器的任何目的地字段中，或者替换地，从源寄存器的任何字段提取数据元素。

公开(公告)号：US20060143402A1

公开(公告)日：2006-06-29

申请号：US11021662

申请日：2004-12-23

申请人： Srinivas Chennupaty ,  Jack Doweck ,  Blaise Fanning ,  Prashant Sethi ,  Opher Kahn

发明人： Srinivas Chennupaty ,  Jack Doweck ,  Blaise Fanning ,  Prashant Sethi ,  Opher Kahn

IPC分类号： G06F13/00

CPC分类号： G06F12/0831 ,  G06F9/30043 ,  G06F9/30087 ,  G06F9/383 ,  G06F12/0888

摘要： In one embodiment, a buffer is presented. The buffer comprises a type designator to designate that the buffer is a streaming read buffer, and a plurality of use designators to indicate whether data within the buffer has been used. The data within the buffer is an uncacheable memory type, such as Uncacheable Speculative Write Combining (USWC) memory. Furthermore, in some embodiments, the buffer is allocated upon execution of a streaming read buffer instruction. In other embodiments, the data within the buffer can only be used once and cannot be cached elsewhere in the processor.

摘要翻译： 在一个实施例中，呈现缓冲器。 缓冲器包括用于指定缓冲器是流读取缓冲器的类型指示符，以及指示缓冲器内的数据是否已被使用的多个使用指示符。 缓冲区中的数据是不可缓存的存储器类型，例如不可缓存的推测写入组合（USWC）存储器。 此外，在一些实施例中，在执行流读取缓冲器指令时分配缓冲器。 在其他实施例中，缓冲器内的数据只能使用一次，并且不能被缓存在处理器的其他地方。