利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.019 秒)

    Polysilicon bipolar transistor and method of manufacturing it
    2.
    发明授权
    Polysilicon bipolar transistor and method of manufacturing it 有权
    多晶硅双极晶体管及其制造方法

    公开(公告)号：US07091100B2

    公开(公告)日：2006-08-15

    申请号：US10916774

    申请日：2004-08-12

    申请人： Uwe Rudolph ,  Martin Seck ,  Armin Tilke

    发明人： Uwe Rudolph ,  Martin Seck ,  Armin Tilke

    IPC分类号： H01L21/331

    CPC分类号： H01L29/66272 ,  H01L29/1004 ,  H01L29/42304

    摘要： In the inventive method of producing a base terminal structure for a bipolar transistor, an etch stop layer is applied on a single-crystal semiconductor substrate, a poly-crystal base terminal layer is produced on the etch stop layer and an emitter window is etched in the base terminal layer using the etch stop layer as an etch stop.

    摘要翻译： 在制造用于双极晶体管的基极端子结构的本发明方法中，将蚀刻停止层施加在单晶半导体衬底上，在蚀刻停止层上产生多晶硅基极端子层，并且在其中蚀刻发射极窗口 基底端层使用蚀刻停止层作为蚀刻停止层。

    INTEGRATED CIRCUIT AND METHOD OF FORMING AN INTEGRATED CIRCUIT
    3.
    发明申请
    INTEGRATED CIRCUIT AND METHOD OF FORMING AN INTEGRATED CIRCUIT 审中-公开
    集成电路和形成集成电路的方法

    公开(公告)号：US20130187159A1

    公开(公告)日：2013-07-25

    申请号：US13355787

    申请日：2012-01-23

    申请人： Torsten Helm ,  Marc Probst ,  Uwe Rudolph

    发明人： Torsten Helm ,  Marc Probst ,  Uwe Rudolph

    IPC分类号： H01L29/04 ,  H01L21/762 ,  H01L29/06

    CPC分类号： H01L21/743 ,  H01L23/535 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An integrated circuit includes a first trench disposed in a semiconductor material, wherein a width of the first trench in an upper portion of the first trench adjacent to a surface of the semiconductor material is smaller than a width of the first trench in a lower portion of the first trench, the lower portion being disposed within the semiconductor material, each width being measured in a plane parallel to a surface of the semiconductor material, each width denoting a distance between inner faces of remaining semiconductor material portions or between outer faces of a filling disposed in the first trench, or between an inner face of a remaining semiconductor material portion and an outer face of a filling disposed in the first trench.

    摘要翻译： 集成电路包括设置在半导体材料中的第一沟槽，其中与第一沟槽的与半导体材料的表面相邻的第一沟槽的上部中的第一沟槽的宽度小于半导体材料的下部的第一沟槽的宽度 第一沟槽，下部设置在半导体材料内，每个宽度在与半导体材料的表面平行的平面中测量，每个宽度表示剩余的半导体材料部分的内表面之间或填充物的外表面之间的距离 设置在第一沟槽中，或者在剩余半导体材料部分的内表面和设置在第一沟槽中的填充物的外表面之间。

    Method for etching a trench in a semiconductor substrate
    4.
    发明申请
    Method for etching a trench in a semiconductor substrate 审中-公开
    蚀刻半导体衬底中的沟槽的方法

    公开(公告)号：US20060264054A1

    公开(公告)日：2006-11-23

    申请号：US11100325

    申请日：2005-04-06

    申请人： Martin Gutsche ,  Thomas Hecht ,  Harald Seidl ,  Uwe Rudolph ,  Barbara Lorenz ,  Elisabeth Weikmann

    发明人： Martin Gutsche ,  Thomas Hecht ,  Harald Seidl ,  Uwe Rudolph ,  Barbara Lorenz ,  Elisabeth Weikmann

    IPC分类号： H01L21/465

    CPC分类号： H01L21/30655 ,  H01L21/743 ,  H01L21/76898

    摘要： The present invention relates to a method for etching a trench in a semiconductor substrate. More specifically, the present invention relates to a method for etching deep trenches such as those having aspect ratios of 30 and higher. According to embodiments of the invention, a method for etching a trench in a semiconductor substrate includes a first etch cycle wherein the trench is etched to a first depth. Thereafter, a protective liner is deposited on at least the upper part of the trench's sidewalls. The protective liner includes inorganic material. During at least one second etch cycle, the trench is etched to its final depth.

    摘要翻译： 本发明涉及一种用于蚀刻半导体衬底中的沟槽的方法。 更具体地说，本发明涉及一种蚀刻深沟槽的方法，例如具有30或更高的纵横比的那些。 根据本发明的实施例，用于蚀刻半导体衬底中的沟槽的方法包括第一蚀刻循环，其中沟槽被蚀刻到第一深度。 此后，保护性衬垫至少沉积在沟槽侧壁的上部。 保护性衬垫包括无机材料。 在至少一个第二蚀刻周期期间，将沟槽蚀刻到其最终深度。

    Method for producing trenches for DRAM cell configurations
    6.
    发明授权
    Method for producing trenches for DRAM cell configurations 有权
    用于制造DRAM单元配置的沟槽的方法

    公开(公告)号：US06475919B2

    公开(公告)日：2002-11-05

    申请号：US09753589

    申请日：2001-01-03

    申请人： Lothar Brencher ,  Maik Stegememann ,  Uwe Rudolph

    发明人： Lothar Brencher ,  Maik Stegememann ,  Uwe Rudolph

    IPC分类号： H01L21302

    CPC分类号： H01L27/1087 ,  H01L21/3081 ,  H01L21/3083

    摘要： The invention relates to a method for producing trenches for manufacturing storage capacitors in DRAM cell configurations. In the method, a two-stage hard mask having a first mask layer (1) and an underlying second mask layer (2) is used. A resist mask is applied to the mask layers (1, 2). The trenches are structured by etching processes, in which, in a first etching process, the first mask layer (1) is etched selectively with respect to the resist mask, and in a second etching process, the second mask layer (2) is etched selectively with respect to the first mask layer (1).

    摘要翻译： 本发明涉及用于制造用于制造DRAM单元配置中的存储电容器的沟槽的方法。 在该方法中，使用具有第一掩模层（1）和下面的第二掩模层（2）的两级硬掩模。 将抗蚀剂掩模施加到掩模层（1,2）。 通过蚀刻工艺构造沟槽，其中在第一蚀刻工艺中，相对于抗蚀剂掩模选择性地蚀刻第一掩模层（1），并且在第二蚀刻工艺中，蚀刻第二掩模层（2） 选择性地相对于第一掩模层（1）。