公开(公告)号：US20140018402A1

公开(公告)日：2014-01-16

申请号：US14008112

申请日：2011-03-29

申请人： Kyu-Yang Yi ,  Sung-Eun Yoo ,  Nack-Jeong Kim ,  Jee-Hee Suh ,  Choun-Ki Joo ,  Jun-Sub Choi ,  Jae-Sik Yang ,  Geun-Hyeog Lee ,  Yun-Seok Cho ,  Jin-Ha Park ,  Hye-Sung Lee

发明人： Kyu-Yang Yi ,  Sung-Eun Yoo ,  Nack-Jeong Kim ,  Jee-Hee Suh ,  Choun-Ki Joo ,  Jun-Sub Choi ,  Jae-Sik Yang ,  Geun-Hyeog Lee ,  Yun-Seok Cho ,  Jin-Ha Park ,  Hye-Sung Lee

IPC分类号： A61K9/00 ,  A61K31/4178

CPC分类号： A61K9/0048 ,  A61K31/4178

摘要： The present invention provides a pharmaceutical composition for preventing or treating macular degeneration, which comprises benzopyran derivatives substituted with secondary amines including imidazole or pharmaceutically acceptable salts thereof as an active ingredient. The pharmaceutical composition of the present invention may be used in the form of eye drops.

摘要翻译： 本发明提供了一种用于预防或治疗黄斑变性的药物组合物，其包括用包括咪唑的仲胺或其药学上可接受的盐作为活性成分取代的苯并吡喃衍生物。 本发明的药物组合物可以以滴眼剂的形式使用。

公开(公告)号：US08053313B2

公开(公告)日：2011-11-08

申请号：US12318165

申请日：2008-12-23

申请人： Yun-Seok Cho ,  Sang-Hoon Park ,  Young-Kyun Jung ,  Chun-Hee Lee

发明人： Yun-Seok Cho ,  Sang-Hoon Park ,  Young-Kyun Jung ,  Chun-Hee Lee

IPC分类号： H01L21/336

CPC分类号： H01L29/66666 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4966

摘要： In a method of fabricating a semiconductor device on a substrate having a pillar pattern, a gate electrode is formed on the pillar pattern without etching the latter. A conductive pattern is filled between adjacent pillar patterns, a spacer is formed above the conductive pattern and surrounding sidewalls of each pillar pattern, and the gate electrode is formed by etching the conductive pattern using the spacer as an etch barrier.

摘要翻译： 在具有柱状图案的基板上制造半导体器件的方法中，在柱状图案上形成栅电极而不对其进行蚀刻。 导电图形填充在相邻的柱图案之间，在导电图案上方形成间隔物，并且在每个柱图案的周围形成围绕的侧壁，并且通过使用间隔物作为蚀刻阻挡层蚀刻导电图案来形成栅电极。

公开(公告)号：US07851842B2

公开(公告)日：2010-12-14

申请号：US12842600

申请日：2010-07-23

申请人： Yun-Seok Cho

发明人： Yun-Seok Cho

IPC分类号： H01L27/108 ,  H01L29/76 ,  H01L29/94 ,  H01L31/119

CPC分类号： H01L21/823487 ,  H01L27/10876 ,  H01L29/66666

摘要： A method of fabricating a vertical channel transistor for a semiconductor device includes forming, on a substrate, a plurality of active pillars each having a gate electrode formed on and surrounding a lower portion thereof; forming a first insulation layer over the active pillars to fill a gap region between the active pillars; partially removing the first insulation layer to exposes a circumferential surface of the gate electrode in all directions, without exposing the substrate in the gap region between the active pillars; forming a conductive layer on the remaining first insulation layer to fill the gap region between the active pillars; and patterning the conductive layer to form a word line that surrounds and contacts the circumferential surface of the gate electrode in all directions.

摘要翻译： 一种制造用于半导体器件的垂直沟道晶体管的方法包括在衬底上形成多个活性柱，每个活性柱具有形成在其下部并围绕其的部分的栅电极; 在所述活性柱上形成第一绝缘层以填充所述活性柱之间的间隙区域; 部分去除所述第一绝缘层以在所述方向上暴露所述栅电极的圆周表面，而不在所述有源柱之间的间隙区域中暴露所述衬底; 在剩余的第一绝缘层上形成导电层以填充活性柱之间的间隙区域; 以及图案化导电层以形成在所有方向上围绕并接触栅电极的圆周表面的字线。

公开(公告)号：US20090291551A1

公开(公告)日：2009-11-26

申请号：US12334406

申请日：2008-12-12

申请人： Yun-Seok CHO

发明人： Yun-Seok CHO

IPC分类号： H01L21/28

CPC分类号： H01L21/76229 ,  H01L21/308 ,  H01L27/10876 ,  H01L29/66666

摘要： A method for forming a vertical channel transistor in a semiconductor device includes providing a substrate, forming pillar patterns extending perpendicular from the upper surface of the substrate, forming a spin on carbon (SOC) layer in a gap region between the pillar patterns, forming photoresist patterns above a resultant structure where the SOC layer is filled to expose a region for an isolation trench, etching the SOC layer between the photoresist pattern barriers to expose the region for the isolation trench, and etching the exposed structure to a certain depth forming the isolation trench.

摘要翻译： 在半导体器件中形成垂直沟道晶体管的方法包括提供衬底，形成从衬底的上表面垂直延伸的柱状图案，在柱状图案之间的间隙区域中形成自旋碳（SOC）层，形成光致抗蚀剂 在其上填充SOC层以暴露用于隔离沟槽的区域的结构结构之上的图案，蚀刻光致抗蚀剂图案屏障之间的SOC层以暴露用于隔离沟槽的区域，并且将暴露的结构蚀刻到形成隔离的一定深度 沟。

公开(公告)号：US20090242972A1

公开(公告)日：2009-10-01

申请号：US12346671

申请日：2008-12-30

申请人： Yun-Seok Cho

发明人： Yun-Seok Cho

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/823487 ,  H01L27/10876 ,  H01L29/66666

摘要： A method of fabricating a vertical channel transistor for a semiconductor device includes forming, on a substrate, a plurality of active pillars each having a gate electrode formed on and surrounding a lower portion thereof; forming a first insulation layer over the active pillars to fill a gap region between the active pillars; partially removing the first insulation layer to exposes a circumferential surface of the gate electrode in all directions, without exposing the substrate in the gap region between the active pillars; forming a conductive layer on the remaining first insulation layer to fill the gap region between the active pillars; and patterning the conductive layer to form a word line that surrounds and contacts the circumferential surface of the gate electrode in all directions.

摘要翻译： 一种制造用于半导体器件的垂直沟道晶体管的方法包括在衬底上形成多个活性柱，每个活性柱具有形成在其下部并围绕其的部分的栅电极; 在所述活性柱上形成第一绝缘层以填充所述活性柱之间的间隙区域; 部分去除所述第一绝缘层以在所述方向上暴露所述栅电极的圆周表面，而不在所述有源柱之间的间隙区域中暴露所述衬底; 在剩余的第一绝缘层上形成导电层以填充活性柱之间的间隙区域; 以及图案化导电层以形成在所有方向上围绕并接触栅电极的圆周表面的字线。

公开(公告)号：US20090159562A1

公开(公告)日：2009-06-25

申请号：US12165352

申请日：2008-06-30

申请人： Sang-Hoon CHO ,  Yun-Seok CHO ,  Jung-Hee PARK

发明人： Sang-Hoon CHO ,  Yun-Seok CHO ,  Jung-Hee PARK

IPC分类号： B44C1/22

CPC分类号： H01L43/12 ,  G11C11/161

摘要： A method for fabricating a magnetic tunnel junction device includes forming a first magnetic layer, a dielectric layer, a second magnetic layer and a capping layer, selectively etching the capping layer and the second magnetic layer to form a first pattern, forming a short prevention layer on a sidewall of the first pattern, and etching the dielectric layer and the first magnetic layer using the capping layer and the short prevention layer as an etch barrier to form a second pattern.

摘要翻译： 一种制造磁性隧道结器件的方法，包括形成第一磁性层，电介质层，第二磁性层和覆盖层，选择性地蚀刻覆盖层和第二磁性层以形成第一图案，形成防短层 在第一图案的侧壁上，并且使用覆盖层和防短层作为蚀刻阻挡层蚀刻电介质层和第一磁性层以形成第二图案。

公开(公告)号：US20060216943A1

公开(公告)日：2006-09-28

申请号：US11322002

申请日：2005-12-30

申请人： Yun-Seok Cho

发明人： Yun-Seok Cho

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/32139 ,  H01L21/0332

摘要： A method for forming a metal line is provided. The method includes: forming a metal structure with a specific grain size on a substrate; forming a first hard mask layer on the metal structure; forming a second hard mask layer on the first hard mask layer; forming a photoresist pattern on the second hard mask layer; etching the second hard mask layer using the photoresist pattern as an etch barrier, thereby obtaining first hard masks; etching the first hard mask layer using the first hard masks as an etch barrier, thereby obtaining second hard masks; and etching the metal structure using the first hard masks as an etch barrier.

摘要翻译： 提供一种形成金属线的方法。 该方法包括：在基板上形成具有特定晶粒尺寸的金属结构; 在所述金属结构上形成第一硬掩模层; 在所述第一硬掩模层上形成第二硬掩模层; 在所述第二硬掩模层上形成光致抗蚀剂图案; 使用光致抗蚀剂图案作为蚀刻阻挡层蚀刻第二硬掩模层，由此获得第一硬掩模; 使用第一硬掩模作为蚀刻阻挡层蚀刻第一硬掩模层，从而获得第二硬掩模; 并使用第一硬掩模作为蚀刻阻挡层蚀刻金属结构。

公开(公告)号：US20050287802A1

公开(公告)日：2005-12-29

申请号：US11019740

申请日：2004-12-23

申请人： Kwang-Ok Kim ,  Yun-Seok Cho

发明人： Kwang-Ok Kim ,  Yun-Seok Cho

IPC分类号： H01L21/28 ,  H01L21/3065 ,  H01L21/32 ,  H01L21/3213 ,  H01L21/44 ,  H01L21/768 ,  H01L21/8242 ,  H01L27/108

CPC分类号： H01L21/76838 ,  H01L21/32139 ,  H01L27/10814 ,  H01L27/10891

摘要： The present invention relates to a method for forming a metal line in a semiconductor memory device having a word strapping structure. Especially, the metal line is formed by using a dual hard mask including a tungsten layer and a nitride layer as an etch mask. Also, the metal line includes at least more than one metal layer based on a material selected from titanium nitride and aluminum. Furthermore, for the formation of the dual hard mask, a photoresist pattern to which an ArF photolithography process and a KrF photolithography process are applicable is used. The method includes the steps of: forming a metal structure on a substrate; forming a dual hard mask on the metal structure; forming a photoresist pattern on the dual hard mask; patterning the dual hard mask by using the photoresist pattern as an etch mask; and patterning the metal structure by using the dual hard mask, thereby obtaining the metal line.

摘要翻译： 本发明涉及一种在具有字捆绑结构的半导体存储器件中形成金属线的方法。 特别地，通过使用包括钨层和氮化物层的双重硬掩模作为蚀刻掩模来形成金属线。 此外，金属线包括基于选自氮化钛和铝的材料的至少多于一个的金属层。 此外，为了形成双重硬掩模，使用可应用ArF光刻工艺和KrF光刻工艺的光致抗蚀剂图案。 该方法包括以下步骤：在衬底上形成金属结构; 在金属结构上形成双重硬掩模; 在双重硬掩模上形成光致抗蚀剂图案; 通过使用光致抗蚀剂图案作为蚀刻掩模来图案化双硬掩模; 并通过使用双硬掩模图案化金属结构，从而获得金属线。

公开(公告)号：US20050221574A1

公开(公告)日：2005-10-06

申请号：US11095028

申请日：2005-03-30

申请人： Myung-Kyu Ahn ,  Yun-Seok Cho

发明人： Myung-Kyu Ahn ,  Yun-Seok Cho

IPC分类号： H01L21/02 ,  H01L21/20 ,  H01L21/3065 ,  H01L21/3213 ,  H01L21/44 ,  H01L21/82 ,  H01L21/8242 ,  H01L29/00

CPC分类号： H01L21/32136 ,  H01L27/10852 ,  H01L28/91

摘要： The present invention relates to a method for fabricating a semiconductor device with a capacitor by performing a plasma blanket etch-back process without employing a supplemental layer for isolating lower electrodes. The method includes the steps of: forming an insulation layer with a plurality of openings on a substrate to form lower electrodes; forming a conductive layer on the insulation layer; and etching first portions of the conductive layer formed outside the openings in a faster rate than second portions of the conductive layer formed inside the openings, thereby isolating the lower electrodes from each other.

摘要翻译： 本发明涉及一种通过执行等离子体覆盖层回蚀工艺来制造具有电容器的半导体器件的方法，而不使用用于隔离下电极的补充层。 该方法包括以下步骤：在基板上形成具有多个开口的绝缘层，以形成下电极; 在绝缘层上形成导电层; 并且以比形成在开口内部的导电层的第二部分更快的速度蚀刻在开口外形成的导电层的第一部分，从而将下电极彼此隔离。

公开(公告)号：US20110101447A1

公开(公告)日：2011-05-05

申请号：US12649107

申请日：2009-12-29

申请人： Yun-Seok Cho

发明人： Yun-Seok Cho

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L27/10885 ,  H01L27/10876 ,  H01L27/10891

摘要： A semiconductor device includes a substrate having trenches, buried bit lines formed in the substrate, and including a metal silicide layer and a metallic layer, wherein the metal silicide layer contacts sidewalls of the trenches and the metallic layer is formed over the sidewalls of the trenches and contacts the metal silicide layer.

摘要翻译： 半导体器件包括具有沟槽的基板，在基板中形成的掩埋位线，并且包括金属硅化物层和金属层，其中金属硅化物层接触沟槽的侧壁和金属层形成在沟槽的侧壁上 并与金属硅化物层接触。