公开(公告)号：US20110208945A1

公开(公告)日：2011-08-25

申请号：US12709533

申请日：2010-02-22

申请人： Allon Adir ,  Gil Shurek

发明人： Allon Adir ,  Gil Shurek

IPC分类号： G06F12/00

CPC分类号： G06F12/1425

摘要： Testing a circuit in a post-silicon stage is performed by enabling the different processing entities of the circuit to determine a consistent access permissions schema in a random manner. Based upon the consistent access permissions schema, addresses to be accessed during the testing of the circuit may be determined. The addresses may be determined in a random manner. The consistent permissions schema may be determined based on a template representative of repetitive portions of access permissions schema. The disclosed subject matter may utilize biasing modules to bias the test generation to provide a test having a predetermined characteristic. The disclosed subject matter may utilize a joint random seed or other techniques to provide for consistent random decisions by the different processing entities.

摘要翻译： 通过使电路的不同处理实体以随机方式确定一致的访问许可模式来执行后硅阶段中的电路测试。 基于一致的访问许可模式，可以确定在电路测试期间要访问的地址。 地址可以以随机方式确定。 可以基于表示访问许可模式的重复部分的模板来确定一致的权限模式。 所公开的主题可以利用偏置模块来偏置测试生成以提供具有预定特性的测试。 所公开的主题可以利用联合随机种子或其他技术来提供不同处理实体的一致随机决定。

公开(公告)号：US20110197049A1

公开(公告)日：2011-08-11

申请号：US12700970

申请日：2010-02-05

申请人： Allon Adir ,  Brad Lee Herold ,  John Martin Ludden ,  Pedro Martin-de-Nicolas ,  Charles Leverett Meissner ,  Gil Eliezer Shurek

发明人： Allon Adir ,  Brad Lee Herold ,  John Martin Ludden ,  Pedro Martin-de-Nicolas ,  Charles Leverett Meissner ,  Gil Eliezer Shurek

IPC分类号： G06F9/38

CPC分类号： G06F9/3816 ,  G06F9/3005

摘要： A test code generation technique that replaces instructions having a machine state dependent result with special redirection instructions provides generation of test code in which state dependent execution choices are made without a state model. Redirection instructions cause execution of a handler than examines the machine state and replaces the redirection instruction with a replacement instruction having a desired result resolved in accordance with the current machine state. The instructions that are replaced may be conditional branch instructions and the result a desired execution path. The examination of the machine state permits determination of a branch condition for the replacement instruction so that the next pass of the test code executes along the desired path. Alternatively, the handler can execute a jump to the branch instruction, causing immediate execution of the desired branch path. The re-direction instructions may be illegal instructions, which cause execution of an interrupt handler that performs the replacement.

摘要翻译： 使用特殊重定向指令替代具有机器状态相关结果的指令的测试代码生成技术提供测试代码的生成，其中在不使用状态模型的情况下进行状态相关的执行选择。 重定向指令导致处理程序的执行，而不是检查机器状态，并根据当前机器状态用具有期望结果的替换指令替换重定向指令。 被替换的指令可以是条件分支指令，并且结果是可能的执行路径。 对机器状态的检查允许确定替换指令的分支条件，使得测试代码的下一遍沿着期望的路径执行。 或者，处理程序可以执行跳转到分支指令，导致立即执行所需的分支路径。 重定向指令可能是非法指令，这些指令导致执行替换的中断处理程序的执行。

公开(公告)号：US06925405B2

公开(公告)日：2005-08-02

申请号：US10040940

申请日：2002-01-09

申请人： Allon Adir ,  Roy Emek ,  Eitan Marcus

发明人： Allon Adir ,  Roy Emek ,  Eitan Marcus

IPC分类号： G01R27/28 ,  G06F11/263 ,  G06F19/00

CPC分类号： G06F11/263

摘要： A test program generator that produces test instructions according to a specification of a system being verified. The instructions are typically generated randomly, at least in part, and are then. The system is capable of interpreting events, detecting an impending occurrence of an event, and responding to the event by switching to an alternate input stream.

摘要翻译： 一种测试程序生成器，其根据被验证的系统的规范产生测试指令。 指令通常随机生成，至少部分地，然后是。 该系统能够解释事件，检测即将发生的事件，以及通过切换到替代输入流来响应事件。

公开(公告)号：US08224614B2

公开(公告)日：2012-07-17

申请号：US12609022

申请日：2009-10-30

申请人： Allon Adir ,  Maxim Golubev ,  Andrey Klinger ,  Amir Nahir

发明人： Allon Adir ,  Maxim Golubev ,  Andrey Klinger ,  Amir Nahir

IPC分类号： G01R31/00 ,  G06F19/00

CPC分类号： G01R31/318314 ,  G06F11/2236

摘要： A first and second test templates are combined to a combination test template. The combination test template may be configured to execute the first and second test templates in combination, and based upon a definition. The combination test template may execute tests in sequential order, concurrently, a combination thereof or the like. The first test template may be configured to be executed by a single-core machine and may be transformed to a multi-core test template that is configured to be executed on a multi-core machine in parallel to other tests. By utilizing the disclosed subject matter, a reduction in overhead of executing the first and second test templates may be achieved; a predetermined interleaving may be performed and a user may control the manner in which the combination test template is executing the first and second test templates. Additionally, reuse of pre-silicon test templates in post-silicon stage may be achieved.

摘要翻译： 将第一和第二测试模板组合到组合测试模板。 组合测试模板可以被配置为组合地执行第一和第二测试模板，并且基于定义。 组合测试模板可以按顺序执行测试，同时，其组合等。 第一测试模板可以被配置为由单核机器执行，并且可以被转换成被配置为在多核机器上并行执行的多核测试模板。 通过利用所公开的主题，可以实现执行第一和第二测试模板的开销的减少; 可以执行预定的交织，并且用户可以控制组合测试模板正在执行第一和第二测试模板的方式。 此外，可以实现硅后测试模板在硅后期的再利用。

公开(公告)号：US20120054560A1

公开(公告)日：2012-03-01

申请号：US12843068

申请日：2010-08-26

申请人： Allon Adir ,  John Martin Ludden ,  Avi Ziv

发明人： Allon Adir ,  John Martin Ludden ,  Avi Ziv

IPC分类号： G06F11/00 ,  G06F9/45

CPC分类号： G06F17/5022 ,  G06F11/3664 ,  G06F2217/68

摘要： An operation of a processor in respect to transactions is checked by simulating an execution of a test program, and updating a transaction order graph to identify a cycle. The graph is updated based on a value read during an execution of a first transaction and a second transaction that is the configured to set the memory with the read value. The test program comprises information useful for identifying the second transaction.

摘要翻译： 通过模拟测试程序的执行和更新交易顺序图以识别周期来检查处理器相对于交易的操作。 基于在第一事务的执行期间读取的值和被配置为设置具有读取值的存储器的第二事务来更新该图。 该测试程序包括用于识别第二个事务的信息。

公开(公告)号：US07945888B2

公开(公告)日：2011-05-17

申请号：US12038818

申请日：2008-02-28

申请人： Allon Adir ,  Gil Eliezer Shurek

发明人： Allon Adir ,  Gil Eliezer Shurek

IPC分类号： G06F17/50 ,  G06F9/44 ,  G06F9/455 ,  G06F11/22

CPC分类号： G06F11/261 ,  G06F17/5022

摘要： Device, system and method for verification of a hardware system-under-test including at least one processor. A method includes building an executable image of a hardware exerciser adapted for execution on a test platform selected from: a simulation accelerator, a hardware emulator, a prototype hardware system, and a hardware production wafer. The exerciser image includes embedded data corresponding to architectural knowledge, testing knowledge, and a test template. The test template is defined in a context-free formal language and includes biasing directives to influence at least one of a desired test structure, one or more resources to be included in the test, and one or more values of the included resources. The architectural knowledge is obtained from an architectural model including a formal description of the specification for the system-under-test, and the testing knowledge is obtained from a testing knowledgebase including heuristics for testing desired aspects of the system-under-test.

摘要翻译： 用于验证包括至少一个处理器的被测硬件系统的设备，系统和方法。 一种方法包括构建适于在选自以下的测试平台上执行的硬件训练器的可执行映像：模拟加速器，硬件仿真器，原型硬件系统和硬件生产晶片。 训练者图像包括对应于建筑知识，测试知识和测试模板的嵌入数据。 测试模板以无上下文的形式语言定义，并且包括偏好指令以影响期望的测试结构，要包括在测试中的一个或多个资源中的至少一个以及所包括的资源的一个或多个值。 建筑知识是从建筑模型中获得的，包括对被测系统的规范的正式描述，并且测试知识从测试知识库获得，包括用于测试被测系统的期望方面的启发式。

公开(公告)号：US20100082719A1

公开(公告)日：2010-04-01

申请号：US12239783

申请日：2008-09-28

申请人： Allon Adir ,  Ehud Aharoni ,  Oded Margalit

发明人： Allon Adir ,  Ehud Aharoni ,  Oded Margalit

IPC分类号： G06F7/58

CPC分类号： G06F7/582 ,  G06F7/586

摘要： Generating a number based on a bitset constraints. For example, a method of generating a pseudo random number satisfying a bitset constraint may include determining a number of possible solutions satisfying the bitset constraint; selecting an index representing a solution of the possible solutions; and generating the pseudo-random number based on the index. Other embodiments are described and claimed.

摘要翻译： 基于一个位组约束生成一个数字。 例如，产生满足比特组约束的伪随机数的方法可以包括确定满足比特组约束的可能解的数量; 选择表示可能解决方案的解的索引; 以及基于所述索引生成所述伪随机数。 描述和要求保护其他实施例。

公开(公告)号：US07571201B1

公开(公告)日：2009-08-04

申请号：US12061808

申请日：2008-04-03

申请人： Allon Adir ,  Gil E. Shurek

发明人： Allon Adir ,  Gil E. Shurek

IPC分类号： G06F1/02

CPC分类号： G06F9/52

摘要： A method for making joint pseudo random decisions in a distributed program comprises providing a common original seed value to a plurality of processes in the distributed program, generating the same sequence of pseudo random numbers for each of said plurality of processes using the common original seed, and using pseudo random numbers in the sequence to make successive joint pseudo random decisions. If a process has to make a pseudo random decision that is not joint, it uses another seed or method.

摘要翻译： 一种用于在分布式程序中进行联合伪随机决策的方法包括：向所述分布式程序中的多个进程提供公共原始种子值，使用所述共同原始种子为所述多个进程中的每一个生成相同的伪随机数序列， 并在序列中使用伪随机数来进行连续的联合伪随机决策。 如果进程必须进行不联合的伪随机决策，则它将使用另一个种子或方法。

公开(公告)号：US07434101B2

公开(公告)日：2008-10-07

申请号：US11085791

申请日：2005-03-21

申请人： Allon Adir ,  Roy Emek ,  Itai Jaeger ,  Eitan Marcus ,  Tzach Schechner

发明人： Allon Adir ,  Roy Emek ,  Itai Jaeger ,  Eitan Marcus ,  Tzach Schechner

IPC分类号： G06F11/00

CPC分类号： G01R31/318385 ,  G06F17/5022

摘要： Improvements in functional verification of a design are achieved by providing a test template that specifies test parameters directed to a function of the design. An exemption mode of operation is associated with a portion of the template, in which constraints and variables associated with the template are revised. The template is an input to a CSP engine, which, in cooperation with a test generator engine, produces test scenarios that lie in an expanded region of the generator's usual operational space. Provision is made for independently enabling and disabling a plurality of exemption modes of operation that are associated with the same or different areas of the template.

摘要翻译： 通过提供一个指定针对设计功能的测试参数的测试模板来实现对设计的功能验证的改进。 豁免模式与模板的一部分相关联，其中与模板相关联的约束和变量被修改。 该模板是CSP引擎的输入，CSP引擎与测试发生器引擎协同生成位于发电机通常运行空间扩展区域内的测试场景。 规定用于独立地启用和禁用与模板的相同或不同区域相关联的多个豁免操作模式。

公开(公告)号：US20080189094A1

公开(公告)日：2008-08-07

申请号：US11672050

申请日：2007-02-07

申请人： Allon Adir ,  Sigal Asaf ,  Laurent Fournier ,  Itai Jaeger ,  Ofer Peled

发明人： Allon Adir ,  Sigal Asaf ,  Laurent Fournier ,  Itai Jaeger ,  Ofer Peled

IPC分类号： G06F17/50

CPC分类号： G06F11/3676 ,  G01R31/318371 ,  G06F11/3684

摘要： Methods and systems are presented for generation of a test suite in order to validate compliance of a process with its process specification. The methodology involves a formal description of the process using a flowchart, refinement of the flowchart to include misinterpretations of the process specification, defining compliance coverage models over the flowchart, and automatically generating test case scenarios that cover the models. Internal and external types of misinterpretation are distinguished. A compliance test suite is automatically generated and observations made of the details of the traversal through the flow chart when the tests are executed.

摘要翻译： 提供了用于生成测试套件的方法和系统，以验证过程符合其过程规范。 该方法涉及使用流程图的过程的正式描述，流程图的改进包括过程规范的误解，在流程图上定义合规性覆盖模型，以及自动生成涵盖模型的测试用例场景。 区别了内部和外部的误解。 自动生成合规性测试套件，并在执行测试时通过流程图遍历的详细信息。