公开(公告)号：US20060205140A1

公开(公告)日：2006-09-14

申请号：US11077074

申请日：2005-03-10

申请人： Bill Wofford ,  Blake Pasker ,  Xinfen Chen ,  Binghua Hu

发明人： Bill Wofford ,  Blake Pasker ,  Xinfen Chen ,  Binghua Hu

IPC分类号： H01L21/8242 ,  H01L21/20

CPC分类号： H01L28/40 ,  Y10S438/952

摘要： A capacitor (100) is disclosed that is formed as part of an integrated circuit (IC) fabrication process. The capacitor (100) has conductive top and bottom electrodes (140, 144) and a nonconductive capacitor dielectric (142). In one example, the dielectric (142) includes first and second thin dielectric layers (112, 114) that sandwich a layer of antireflective material (118). The thin layers (112, 114) provide the dielectric behavior necessary for the capacitor while the antireflective layer (118) promotes reduced feature sizes by mitigating reflected standing waves, among other things.

摘要翻译： 公开了作为集成电路（IC）制造工艺的一部分形成的电容器（100）。 电容器（100）具有导电的顶部和底部电极（140,144）和非导电电容器电介质（142）。 在一个示例中，电介质（142）包括夹着抗反射材料层（118）的第一和第二薄介电层（112,114）。 薄层（112,114）提供电容器所需的电介质行为，而抗反射层（118）除其他之外通过减轻反射的驻波来促进减小的特征尺寸。

公开(公告)号：US20070105332A1

公开(公告)日：2007-05-10

申请号：US11470023

申请日：2006-09-05

申请人： Bill Wofford ,  Blake Pasker ,  Xinfen Chen ,  Binghua Hu

发明人： Bill Wofford ,  Blake Pasker ,  Xinfen Chen ,  Binghua Hu

IPC分类号： H01L29/94 ,  H01L21/20

CPC分类号： H01L28/40 ,  Y10S438/952

摘要： A capacitor (100) is disclosed that is formed as part of an integrated circuit (IC) fabrication process. The capacitor (100) has conductive top and bottom electrodes (140, 144) and a nonconductive capacitor dielectric (142). In one example, the dielectric (142) includes first and second thin dielectric layers (112, 114) that sandwich a layer of antireflective material (118). The thin layers (112, 114) provide the dielectric behavior necessary for the capacitor while the antireflective layer (118) promotes reduced feature sizes by mitigating reflected standing waves, among other things.

摘要翻译： 公开了作为集成电路（IC）制造工艺的一部分形成的电容器（100）。 电容器（100）具有导电的顶部和底部电极（140,144）和非导电电容器电介质（142）。 在一个示例中，电介质（142）包括夹着抗反射材料层（118）的第一和第二薄介电层（112,114）。 薄层（112,114）提供电容器所需的电介质行为，而抗反射层（118）除其他之外通过减轻反射的驻波来促进减小的特征尺寸。

公开(公告)号：US20060194401A1

公开(公告)日：2006-08-31

申请号：US11068117

申请日：2005-02-28

申请人： Binghua Hu ,  Sameer Pendharkar ,  Bill Wofford ,  Joseph Ramirez

发明人： Binghua Hu ,  Sameer Pendharkar ,  Bill Wofford ,  Joseph Ramirez

IPC分类号： H01L21/331 ,  H01L21/76

CPC分类号： H01L23/544 ,  G03F9/7076 ,  G03F9/708 ,  G03F9/7084 ,  H01L21/2652 ,  H01L21/823493 ,  H01L21/8249 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present invention provides a method for manufacturing a semiconductor device having an alignment feature. The method for manufacturing the semiconductor device, among other steps, may include implanting an n-type dopant into a substrate thereby forming an implanted region and an unimplanted region in the substrate. The method may further include oxidizing the substrate using a wet oxidation process, the wet oxidation process and n-type dopant causing a ratio of oxidation of the implanted region to the unimplanted region to be 2:1 or greater, and then removing the oxidized portions of the substrate thereby leaving an alignment feature proximate the implanted region.

摘要翻译： 本发明提供一种具有对准特征的半导体器件的制造方法。 除了其他步骤之外，制造半导体器件的方法可以包括将n型掺杂剂注入衬底中，从而在衬底中形成注入区域和未被注入的区域。 该方法可以进一步包括使用湿式氧化法，湿式氧化法和n型掺杂剂使注入区域与未被注入的区域的氧化比例为2:1或更大，然后除去氧化部分 从而在植入区域附近留下对准特征。

公开(公告)号：US5750823A

公开(公告)日：1998-05-12

申请号：US499973

申请日：1995-07-10

申请人： Bill Wofford ,  Marc Jackson ,  John Bevan

发明人： Bill Wofford ,  Marc Jackson ,  John Bevan

IPC分类号： A62D3/34 ,  A62D3/00 ,  A62D3/37 ,  A62D3/38 ,  A62D101/22 ,  B01D53/32 ,  B01J8/06 ,  B01J19/12 ,  B01J19/24

CPC分类号： B01J19/2425 ,  B01D53/32 ,  B01J19/126 ,  B01J19/242 ,  B01J8/067 ,  B01D2257/206 ,  B01J2208/0007 ,  B01J2208/00088 ,  B01J2208/00212 ,  B01J2208/00442 ,  B01J2208/00495 ,  B01J2219/00094 ,  B01J2219/00141 ,  B01J2219/00155 ,  B01J2219/0894 ,  B01J2219/1215 ,  B01J2219/1218 ,  Y02C20/30

摘要： A waste gas stream including halohydrocarbons is treated with a surface wave to form a cold plasma. Additional reaction gases can be mixed with the waste gas stream to improve the destruction of the halohydrocarbons. The apparatus for the treatment of gaseous halogenated organic and other persistent organic compounds includes a reaction vessel (12) in which the waste gas is exposed to the surface wave, thereby forming a non-thermal plasma. The apparatus further includes a means for mixing (7) the waste gases together with the appropriate ancillary reaction gases to facilitate formation of free radicals suited to treat a particular waste stream. Also, a means of introducing an appropriate mixture of waste gases and additive gases into the plasma reaction vessel where the halohydrocarbons are decomposed is provided. Since some reactions may produce solid material by-products that are not easily handled by suction pumps a means of trapping (13) these particles may be included in this apparatus.

摘要翻译： 包括卤代烃的废气流用表面波处理以形成冷等离子体。 另外的反应气体可与废气流混合，以改善卤代烃的破坏。 用于处理气态卤化有机和其它持久性有机化合物的装置包括其中废气暴露于表面波的反应容器（12），从而形成非热等离子体。 该装置还包括用于将废气与适当的辅助反应气体混合（7）以促进形成适于处理特定废物流的自由基的装置。 另外，提供了将卤代烃分解的等离子体反应容器中的废气和添加气体混合的适当混合物。 由于一些反应可能产生不容易被抽吸泵处理的固体材料副产物，捕集（13）这些颗粒可能包括在该装置中。

公开(公告)号：US20060105573A1

公开(公告)日：2006-05-18

申请号：US10992155

申请日：2004-11-18

申请人： Pushpa Mahalingam ,  Bill Wofford

发明人： Pushpa Mahalingam ,  Bill Wofford

IPC分类号： H01L21/465

CPC分类号： H01L21/76816 ,  H01L21/02063 ,  H01L21/31116

摘要： The present invention provides, in one embodiment, a method of forming an opening in a dielectric layer 150. In this embodiment, the method comprises forming a dielectric layer 150 over a target layer 130 located over a microelectronic substrate 110 and subjecting the dielectric layer 150 to a plasma etch 165 to form an opening 145 in the dielectric layer 150, wherein the plasma etch 165 is highly selective to the target layer 130, such that a selectivity of the dielectric layer 150 to the target layer 130 is at least about 18:1 and a dielectric etch rate of the plasma etch 165 is at least about 380 nm/min.

摘要翻译： 在一个实施例中，本发明提供了在电介质层150中形成开口的方法。在该实施例中，该方法包括在位于微电子衬底110上方的目标层130上形成电介质层150，并对电介质层150 到等离子体蚀刻165以在介电层150中形成开口145，其中等离子体蚀刻165对靶层130具有高选择性，使得介电层150对目标层130的选择性为至少约18： 1，并且等离子体蚀刻165的介电蚀刻速率为至少约380nm / min。