公开(公告)号：US07811886B2

公开(公告)日：2010-10-12

申请号：US11671809

申请日：2007-02-06

申请人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

发明人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

IPC分类号： H01L21/336

CPC分类号： H01L29/42332 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7885

摘要： A semiconductor process and apparatus are disclosed for forming a split-gate thin film storage NVM device (10) by forming a select gate structure (3) on a first dielectric layer (2) over a substrate (1); forming a control gate structure (6) on a second dielectric layer (5) having embedded nanocrystals (15, 16) so that the control gate (6) is adjacent to the select gate structure (3) but separated therefrom by a gap (8); forming a floating doped region (4) in the substrate (1) below the gap (8) formed between the select gate structure and control gate structure; and forming source/drain regions (11, 12) in the substrate to define a channel region that includes the floating doped region (4).

摘要翻译： 公开了一种半导体工艺和装置，用于通过在衬底（1）上的第一介电层（2）上形成选择栅极结构（3）来形成分裂栅极薄膜存储NVM器件（10）。 在具有嵌入的纳米晶体（15,16）的第二介电层（5）上形成控制栅极结构（6），使得所述控制栅极（6）与所述选择栅极结构（3）相邻，但是通过间隙（8 ）; 在形成在选择栅极结构和控制栅极结构之间的间隙（8）下面的衬底（1）中形成浮置掺杂区（4）; 以及在所述衬底中形成源/漏区（11,12）以限定包括所述浮置掺杂区（4）的沟道区。

公开(公告)号：US20080188052A1

公开(公告)日：2008-08-07

申请号：US11671809

申请日：2007-02-06

申请人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

发明人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

IPC分类号： H01L21/336

CPC分类号： H01L29/42332 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7885

摘要： A semiconductor process and apparatus are disclosed for forming a split-gate thin film storage NVM device (10) by forming a select gate structure (3) on a first dielectric layer (2) over a substrate (1); forming a control gate structure (6) on a second dielectric layer (5) having embedded nanocrystals (15, 16) so that the control gate (6) is adjacent to the select gate structure (3) but separated therefrom by a gap (8); forming a floating doped region (4) in the substrate (1) below the gap (8) formed between the select gate structure and control gate structure; and forming source/drain regions (11, 12) in the substrate to define a channel region that includes the floating doped region (4).

摘要翻译： 公开了一种半导体工艺和装置，用于通过在衬底（1）上的第一介电层（2）上形成选择栅极结构（3）来形成分裂栅极薄膜存储NVM器件（10）。 在具有嵌入的纳米晶体（15,16）的第二介电层（5）上形成控制栅极结构（6），使得所述控制栅极（6）与所述选择栅极结构（3）相邻，但是通过间隙（8 ）; 在形成在选择栅极结构和控制栅极结构之间的间隙（8）下面的衬底（1）中形成浮置掺杂区（4）; 以及在所述衬底中形成源/漏区（11,12）以限定包括所述浮置掺杂区（4）的沟道区。

公开(公告)号：US07821055B2

公开(公告)日：2010-10-26

申请号：US12414763

申请日：2009-03-31

申请人： Konstantin V. Loiko ,  Cheong M. Hong ,  Sung-Taeg Kang ,  Taras A. Kirichenko ,  Brian A. Winstead

发明人： Konstantin V. Loiko ,  Cheong M. Hong ,  Sung-Taeg Kang ,  Taras A. Kirichenko ,  Brian A. Winstead

IPC分类号： H01L29/788 ,  H01L29/792

CPC分类号： H01L29/42328 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/7881

摘要： A method of making a semiconductor device on a semiconductor layer includes forming a gate dielectric and a first layer of gate material over the gate dielectric. The first layer is etched to remove a portion of the first layer of gate material over a first portion of the semiconductor layer and to leave a select gate portion. A storage layer is formed over the select gate portion and over the first portion of the semiconductor layer. A second layer of gate material is formed over the storage layer. The second layer of gate material is etched to remove a first portion of the second layer of gate material over a first portion of the select gate portion. A portion of the first portion of the select gate is etched out to leave an L-shaped select structure. The result is a memory cell with an L-shaped select gate.

摘要翻译： 在半导体层上制造半导体器件的方法包括在栅极电介质上形成栅极电介质和栅极材料的第一层。 第一层被蚀刻以在半导体层的第一部分上移除第一层栅极材料的一部分并留下选择栅极部分。 存储层形成在选择栅极部分上方和半导体层的第一部分之上。 在存储层上形成第二层栅极材料层。 第二层栅极材料被蚀刻以在选择栅极部分的第一部分上移除第二层栅极材料的第一部分。 选择栅极的第一部分的一部分被蚀刻以留下L形选择结构。 结果是具有L形选择栅极的存储单元。

公开(公告)号：US20100244121A1

公开(公告)日：2010-09-30

申请号：US12414763

申请日：2009-03-31

申请人： Konstantin V. Loiko ,  Cheong M. Hong ,  Sung-Taeg Kang ,  Taras A. Kirichenko ,  Brian A. Winstead

发明人： Konstantin V. Loiko ,  Cheong M. Hong ,  Sung-Taeg Kang ,  Taras A. Kirichenko ,  Brian A. Winstead

IPC分类号： H01L29/792 ,  H01L21/336

CPC分类号： H01L29/42328 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/7881

摘要： A method of making a semiconductor device on a semiconductor layer includes forming a gate dielectric and a first layer of gate material over the gate dielectric. The first layer is etched to remove a portion of the first layer of gate material over a first portion of the semiconductor layer and to leave a select gate portion. A storage layer is formed over the select gate portion and over the first portion of the semiconductor layer. A second layer of gate material is formed over the storage layer. The second layer of gate material is etched to remove a first portion of the second layer of gate material over a first portion of the select gate portion. A portion of the first portion of the select gate is etched out to leave an L-shaped select structure. The result is a memory cell with an L-shaped select gate.

摘要翻译： 在半导体层上制造半导体器件的方法包括在栅极电介质上形成栅极电介质和栅极材料的第一层。 第一层被蚀刻以在半导体层的第一部分上移除第一层栅极材料的一部分并留下选择栅极部分。 存储层形成在选择栅极部分上方和半导体层的第一部分之上。 在存储层上形成第二层栅极材料层。 第二层栅极材料被蚀刻以在选择栅极部分的第一部分上去除第二层栅极材料的第一部分。 选择栅极的第一部分的一部分被蚀刻以留下L形选择结构。 结果是具有L形选择栅极的存储单元。

公开(公告)号：US07960267B2

公开(公告)日：2011-06-14

申请号：US12414778

申请日：2009-03-31

申请人： Konstantin V. Loiko ,  Brian A. Winstead ,  Taras A. Kirichenko

发明人： Konstantin V. Loiko ,  Brian A. Winstead ,  Taras A. Kirichenko

IPC分类号： H01L21/3205 ,  H01L21/4763

CPC分类号： H01L21/28273 ,  B82Y10/00 ,  H01L29/42328 ,  H01L29/7847 ,  H01L29/7881

摘要： A method of making a semiconductor device on a semiconductor layer includes: forming a gate dielectric over the semiconductor layer; forming a layer of gate material over the gate dielectric; etching the layer of gate material to form a select gate; forming a storage layer that extends over the select gate and over a portion of the semiconductor layer; depositing an amorphous silicon layer over the storage layer; etching the amorphous silicon layer to form a control gate; and annealing the semiconductor device to crystallize the amorphous silicon layer.

摘要翻译： 在半导体层上制造半导体器件的方法包括：在半导体层上形成栅极电介质; 在所述栅极电介质上形成栅极材料层; 蚀刻栅极材料层以形成选择栅极; 形成在所述选择栅极上方和所述半导体层的一部分上方延伸的存储层; 在所述存储层上沉积非晶硅层; 蚀刻非晶硅层以形成控制栅极; 并对半导体器件进行退火以使非晶硅层结晶。

公开(公告)号：US20100248466A1

公开(公告)日：2010-09-30

申请号：US12414778

申请日：2009-03-31

申请人： Konstantin V. Loiko ,  Brian A. Winstead ,  Taras A. Kirichenko

发明人： Konstantin V. Loiko ,  Brian A. Winstead ,  Taras A. Kirichenko

IPC分类号： H01L21/28

CPC分类号： H01L21/28273 ,  B82Y10/00 ,  H01L29/42328 ,  H01L29/7847 ,  H01L29/7881

摘要： A method of making a semiconductor device on a semiconductor layer includes: forming a gate dielectric over the semiconductor layer; forming a layer of gate material over the gate dielectric; etching the layer of gate material to form a select gate; forming a storage layer that extends over the select gate and over a portion of the semiconductor layer; depositing an amorphous silicon layer over the storage layer; etching the amorphous silicon layer to form a control gate; and annealing the semiconductor device to crystallize the amorphous silicon layer.

摘要翻译： 在半导体层上制造半导体器件的方法包括：在半导体层上形成栅极电介质; 在所述栅极电介质上形成栅极材料层; 蚀刻栅极材料层以形成选择栅极; 形成在所述选择栅极上方和所述半导体层的一部分上方延伸的存储层; 在所述存储层上沉积非晶硅层; 蚀刻非晶硅层以形成控制栅极; 并对半导体器件进行退火以使非晶硅层结晶。

公开(公告)号：US08962416B1

公开(公告)日：2015-02-24

申请号：US13954205

申请日：2013-07-30

申请人： Brian A. Winstead ,  Cheong Min Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Jane A. Yater

发明人： Brian A. Winstead ,  Cheong Min Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Jane A. Yater

IPC分类号： H01L21/8238 ,  H01L29/66 ,  H01L29/792

CPC分类号： H01L29/66833 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/42344 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/792

摘要： A method of making a semiconductor structure uses a substrate having a background doping of a first type. A gate structure has a gate dielectric on the substrate and a select gate layer on the gate dielectric. Implanting is performed into a first portion of the substrate adjacent to a first end with dopants of a second type. The implanting is prior to any dopants being implanted into the background doping of the first portion which becomes a first doped region of the second type. An NVM gate structure has a select gate, a storage layer having a first portion over the first doped region, and a control gate over the storage layer. Implanting at a non-vertical angle with dopants of the first type forms a deep doped region under the select gate. Implanting with dopants of the second type forms a source/drain extension.

摘要翻译： 制造半导体结构的方法使用具有第一类型的背景掺杂的衬底。 栅极结构在衬底上具有栅极电介质，栅极电介质上具有选择栅极层。 使用第二类型的掺杂剂，将与第一端相邻的衬底的第一部分进行植入。 在将任何掺杂剂注入到成为第二类型的第一掺杂区域的第一部分的背景掺杂之前，注入之前。 NVM栅极结构具有选择栅极，在第一掺杂区域上具有第一部分的存储层以及存储层上的控制栅极。 以与第一类型的掺杂剂非垂直的角度植入在选择栅极下形成深掺杂区域。 与第二种类型的掺杂剂一起植入形成源/漏扩展。

公开(公告)号：US07985649B1

公开(公告)日：2011-07-26

申请号：US12683972

申请日：2010-01-07

申请人： Brian A. Winstead ,  Cheong M. Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Spencer E. Williams

发明人： Brian A. Winstead ,  Cheong M. Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Spencer E. Williams

IPC分类号： H01L21/336

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L29/42332 ,  H01L29/7881

摘要： A method of making a semiconductor device on a semiconductor layer is provided. The method includes: forming a select gate dielectric layer over the semiconductor layer; forming a select gate layer over the select gate dielectric layer; and forming a sidewall of the select gate layer by removing at least a portion of the select gate layer. The method further includes growing a sacrificial layer on at least a portion of the sidewall of the select gate layer and under at least a portion of the select gate layer and removing the sacrificial layer to expose a surface of the at least portion of the sidewall of the select gate layer and a surface of the semiconductor layer under the select gate layer. The method further includes forming a control gate dielectric layer, a charge storage layer, and a control gate layer.

摘要翻译： 提供了在半导体层上制造半导体器件的方法。 该方法包括：在半导体层上形成选择栅介质层; 在所述选择栅介质层上形成选择栅层; 以及通过去除所述选择栅极层的至少一部分来形成所述选择栅极层的侧壁。 该方法还包括在选择栅极层的侧壁的至少一部分上并在选择栅极层的至少一部分下方生长牺牲层，并且去除牺牲层以暴露侧壁的至少部分的表面 选择栅极层和选择栅极层下方的半导体层的表面。 该方法还包括形成控制栅介质层，电荷存储层和控制栅层。

公开(公告)号：US20110165749A1

公开(公告)日：2011-07-07

申请号：US12683972

申请日：2010-01-07

申请人： Brian A. Winstead ,  Cheong M. Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Spencer E. Williams

发明人： Brian A. Winstead ,  Cheong M. Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Spencer E. Williams

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L29/42332 ,  H01L29/7881

摘要： A method of making a semiconductor device on a semiconductor layer is provided. The method includes: forming a select gate dielectric layer over the semiconductor layer; forming a select gate layer over the select gate dielectric layer; and forming a sidewall of the select gate layer by removing at least a portion of the select gate layer. The method further includes growing a sacrificial layer on at least a portion of the sidewall of the select gate layer and under at least a portion of the select gate layer and removing the sacrificial layer to expose a surface of the at least portion of the sidewall of the select gate layer and a surface of the semiconductor layer under the select gate layer. The method further includes forming a control gate dielectric layer, a charge storage layer, and a control gate layer.

摘要翻译： 提供了在半导体层上制造半导体器件的方法。 该方法包括：在半导体层上形成选择栅介质层; 在所述选择栅介质层上形成选择栅层; 以及通过去除所述选择栅极层的至少一部分来形成所述选择栅极层的侧壁。 该方法还包括在选择栅极层的侧壁的至少一部分上并在选择栅极层的至少一部分下方生长牺牲层，并且去除牺牲层以暴露侧壁的至少部分的表面 选择栅极层和选择栅极层下方的半导体层的表面。 该方法还包括形成控制栅介质层，电荷存储层和控制栅层。

公开(公告)号：US20150035034A1

公开(公告)日：2015-02-05

申请号：US13954205

申请日：2013-07-30

申请人： BRIAN A. WINSTEAD ,  Cheong Min Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Jane A. Yater

发明人： BRIAN A. WINSTEAD ,  Cheong Min Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Jane A. Yater

IPC分类号： H01L29/66 ,  H01L29/792

CPC分类号： H01L29/66833 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/42344 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/792

摘要： A method of making a semiconductor structure uses a substrate having a background doping of a first type. A gate structure has a gate dielectric on the substrate and a select gate layer on the gate dielectric. Implanting is performed into a first portion of the substrate adjacent to a first end with dopants of a second type. The implanting is prior to any dopants being implanted into the background doping of the first portion which becomes a first doped region of the second type. An NVM gate structure has a select gate, a storage layer having a first portion over the first doped region, and a control gate over the storage layer. Implanting at a non-vertical angle with dopants of the first type forms a deep doped region under the select gate. Implanting with dopants of the second type forms a source/drain extension.

摘要翻译： 制造半导体结构的方法使用具有第一类型的背景掺杂的衬底。 栅极结构在衬底上具有栅极电介质，栅极电介质上具有选择栅极层。 使用第二类型的掺杂剂，将与第一端相邻的衬底的第一部分进行植入。 在将任何掺杂剂注入到成为第二类型的第一掺杂区域的第一部分的背景掺杂之前，注入之前。 NVM栅极结构具有选择栅极，在第一掺杂区域上具有第一部分的存储层以及存储层上的控制栅极。 以与第一类型的掺杂剂非垂直的角度植入在选择栅极下形成深掺杂区域。 与第二种类型的掺杂剂一起植入形成源/漏扩展。