公开(公告)号：US20080188052A1

公开(公告)日：2008-08-07

申请号：US11671809

申请日：2007-02-06

申请人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

发明人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

IPC分类号： H01L21/336

CPC分类号： H01L29/42332 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7885

摘要： A semiconductor process and apparatus are disclosed for forming a split-gate thin film storage NVM device (10) by forming a select gate structure (3) on a first dielectric layer (2) over a substrate (1); forming a control gate structure (6) on a second dielectric layer (5) having embedded nanocrystals (15, 16) so that the control gate (6) is adjacent to the select gate structure (3) but separated therefrom by a gap (8); forming a floating doped region (4) in the substrate (1) below the gap (8) formed between the select gate structure and control gate structure; and forming source/drain regions (11, 12) in the substrate to define a channel region that includes the floating doped region (4).

摘要翻译： 公开了一种半导体工艺和装置，用于通过在衬底（1）上的第一介电层（2）上形成选择栅极结构（3）来形成分裂栅极薄膜存储NVM器件（10）。 在具有嵌入的纳米晶体（15,16）的第二介电层（5）上形成控制栅极结构（6），使得所述控制栅极（6）与所述选择栅极结构（3）相邻，但是通过间隙（8 ）; 在形成在选择栅极结构和控制栅极结构之间的间隙（8）下面的衬底（1）中形成浮置掺杂区（4）; 以及在所述衬底中形成源/漏区（11,12）以限定包括所述浮置掺杂区（4）的沟道区。

公开(公告)号：US07811886B2

公开(公告)日：2010-10-12

申请号：US11671809

申请日：2007-02-06

申请人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

发明人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

IPC分类号： H01L21/336

CPC分类号： H01L29/42332 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7885

摘要： A semiconductor process and apparatus are disclosed for forming a split-gate thin film storage NVM device (10) by forming a select gate structure (3) on a first dielectric layer (2) over a substrate (1); forming a control gate structure (6) on a second dielectric layer (5) having embedded nanocrystals (15, 16) so that the control gate (6) is adjacent to the select gate structure (3) but separated therefrom by a gap (8); forming a floating doped region (4) in the substrate (1) below the gap (8) formed between the select gate structure and control gate structure; and forming source/drain regions (11, 12) in the substrate to define a channel region that includes the floating doped region (4).

摘要翻译： 公开了一种半导体工艺和装置，用于通过在衬底（1）上的第一介电层（2）上形成选择栅极结构（3）来形成分裂栅极薄膜存储NVM器件（10）。 在具有嵌入的纳米晶体（15,16）的第二介电层（5）上形成控制栅极结构（6），使得所述控制栅极（6）与所述选择栅极结构（3）相邻，但是通过间隙（8 ）; 在形成在选择栅极结构和控制栅极结构之间的间隙（8）下面的衬底（1）中形成浮置掺杂区（4）; 以及在所述衬底中形成源/漏区（11,12）以限定包括所述浮置掺杂区（4）的沟道区。

公开(公告)号：US07642163B2

公开(公告)日：2010-01-05

申请号：US11693829

申请日：2007-03-30

申请人： Rajesh A. Rao ,  Tushar P. Merchant ,  Ramachandran Muralidhar ,  Gowrishankar Chindalore ,  David Sing ,  Jane Yater

发明人： Rajesh A. Rao ,  Tushar P. Merchant ,  Ramachandran Muralidhar ,  Gowrishankar Chindalore ,  David Sing ,  Jane Yater

IPC分类号： H01L21/336

CPC分类号： H01L21/28282 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/7881

摘要： An electronic device can include a nonvolatile memory cell having DSEs within a dielectric layer. In one aspect, a process of forming the electronic device can include implanting and nucleating a first charge-storage material to form DSEs. The process can also include implanting a second charge-storage material and growing the DSEs such that the DSEs include the first and second charge-storage material. In another aspect, a process of forming the electronic device can include forming a semiconductor layer over a dielectric layer, implanting a charge-storage material, and annealing the dielectric layer. After annealing, substantially none of the charge-storage material remains within a denuded zone within the dielectric layer. In a third aspect, within a dielectric layer, a first set of DSEs can be spaced apart from a second set of DSEs, wherein substantially no DSEs lie between the first set of DSEs and the second set of DSEs.

摘要翻译： 电子设备可以包括在电介质层内具有DSE的非易失性存储单元。 一方面，形成电子器件的方法可以包括将第一电荷存储材料植入和成核以形成DSE。 该过程还可以包括植入第二电荷储存材料并生长DSE，使得DSE包括第一和第二电荷存储材料。 在另一方面，形成电子器件的工艺可以包括在电介质层上形成半导体层，注入电荷存储材料，以及退火介电层。 在退火之后，基本上没有一种电荷存储材料保留在电介质层内的裸露区域内。 在第三方面，在介电层内，第一组DSE可以与第二组DSE间隔开，其中基本上没有DSE位于第一组DSE和第二组DSE之间。

公开(公告)号：US20080242022A1

公开(公告)日：2008-10-02

申请号：US11693829

申请日：2007-03-30

申请人： Rajesh A. Rao ,  Tushar P. Merchant ,  Ramachandran Muralidhar ,  Gowrishankar Chindalore ,  David Sing ,  Jane Yater

发明人： Rajesh A. Rao ,  Tushar P. Merchant ,  Ramachandran Muralidhar ,  Gowrishankar Chindalore ,  David Sing ,  Jane Yater

IPC分类号： H01L21/336

CPC分类号： H01L21/28282 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/7881

摘要： An electronic device can include a nonvolatile memory cell having DSEs within a dielectric layer. In one aspect, a process of forming the electronic device can include implanting and nucleating a first charge-storage material to form DSEs. The process can also include implanting a second charge-storage material and growing the DSEs such that the DSEs include the first and second charge-storage material. In another aspect, a process of forming the electronic device can include forming a semiconductor layer over a dielectric layer, implanting a charge-storage material, and annealing the dielectric layer. After annealing, substantially none of the charge-storage material remains within a denuded zone within the dielectric layer. In a third aspect, within a dielectric layer, a first set of DSEs can be spaced apart from a second set of DSEs, wherein substantially no DSEs lie between the first set of DSEs and the second set of DSEs.

摘要翻译： 电子设备可以包括在电介质层内具有DSE的非易失性存储单元。 一方面，形成电子器件的方法可以包括将第一电荷存储材料植入和成核以形成DSE。 该过程还可以包括植入第二电荷储存材料并生长DSE，使得DSE包括第一和第二电荷存储材料。 在另一方面，形成电子器件的工艺可以包括在电介质层上形成半导体层，注入电荷存储材料，以及退火介电层。 在退火之后，基本上没有一种电荷存储材料保留在电介质层内的裸露区域内。 在第三方面，在介电层内，第一组DSE可以与第二组DSE间隔开，其中基本上没有DSE位于第一组DSE和第二组DSE之间。

公开(公告)号：US20050191808A1

公开(公告)日：2005-09-01

申请号：US10787510

申请日：2004-02-26

申请人： Robert Steimle ,  Jane Yater ,  Gowrishankar Chindalore ,  Craig Swift ,  Steven Anderson ,  Ramachandran Muralidhar

发明人： Robert Steimle ,  Jane Yater ,  Gowrishankar Chindalore ,  Craig Swift ,  Steven Anderson ,  Ramachandran Muralidhar

IPC分类号： H01L21/28 ,  H01L21/3213 ,  H01L21/336 ,  H01L21/44 ,  H01L21/8247 ,  H01L27/105 ,  H01L29/792

CPC分类号： H01L21/32135 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/32134 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11526

摘要： Nanoclusters are blanket deposited on an integrated circuit and then removed from regions where the nanoclusters are not desired. A sacrificial layer is formed in those regions where the nanoclusters are not desired prior to the blanket deposition. The nanoclusters and the sacrificial layer are then removed. In one form, the sacrificial layer includes a deposited nitride containing or oxide containing layer. Alternatively, the sacrificial layer includes at least one of a pad oxide or a pad nitride layer previously used to form isolation regions in the substrate. Nanocluster devices and non-nanocluster devices may then be integrated onto the same integrated circuit. The use of a sacrificial layer protects underlying layers thereby preventing the degradation of performance of the subsequently formed non-nanocluster devices.

摘要翻译： 纳米簇被覆盖在集成电路上，然后从不需要纳米团簇的区域去除。 在毛毯沉积之前在纳米团簇不需要的那些区域中形成牺牲层。 然后去除纳米团簇和牺牲层。 在一种形式中，牺牲层包括沉积的含氮化物或含氧化物层。 或者，牺牲层包括先前用于在衬底中形成隔离区域的衬垫氧化物或衬垫氮化物层中的至少一个。 然后可以将纳米簇装置和非纳群集装置集成到相同的集成电路上。 牺牲层的使用保护下层，从而防止随后形成的非纳群集装置的性能下降。

公开(公告)号：US07932189B2

公开(公告)日：2011-04-26

申请号：US11627817

申请日：2007-01-26

申请人： Tushar P. Merchant ,  Chun-Li Liu ,  Ramachandran Muralidhar ,  Marius K. Orlowski ,  Rajesh A. Rao ,  Matthew Stoker

发明人： Tushar P. Merchant ,  Chun-Li Liu ,  Ramachandran Muralidhar ,  Marius K. Orlowski ,  Rajesh A. Rao ,  Matthew Stoker

IPC分类号： H01L21/31

CPC分类号： H01L21/28273 ,  B82Y10/00 ,  H01L27/11524 ,  H01L29/7887 ,  Y10S977/932 ,  Y10S977/943

摘要： An electronic device can include a layer of discontinuous storage elements. A dielectric layer overlying the discontinuous storage elements can be substantially hydrogen-free. A process of forming the electronic device can include forming a layer including silicon over the discontinuous storage elements. In one embodiment, the process includes oxidizing at least substantially all of the layer. In another embodiment, the process includes forming the layer using a substantially hydrogen-free silicon precursor material and oxidizing at least substantially all of the layer.

摘要翻译： 电子设备可以包括不连续的存储元件层。 覆盖不连续存储元件的电介质层可以是基本上无氢的。 形成电子器件的工艺可以包括在不连续的存储元件上形成包括硅的层。 在一个实施方案中，该方法包括至少基本上氧化所有该层。 在另一个实施方案中，该方法包括使用基本上无氢的硅前体材料形成层并至少基本上全部氧化。

公开(公告)号：US20090085024A1

公开(公告)日：2009-04-02

申请号：US11864246

申请日：2007-09-28

申请人： Ramachandran Muralidhar ,  Tushar P. Merchant ,  Rajesh A. Rao

发明人： Ramachandran Muralidhar ,  Tushar P. Merchant ,  Rajesh A. Rao

IPC分类号： H01L47/00 ,  B05D5/12

CPC分类号： H01L45/1233 ,  H01L45/06 ,  H01L45/126 ,  H01L45/1273 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1675

摘要： A phase change memory cell has a first electrode, a plurality of pillars, and a second electrode. The plurality of pillars are electrically coupled with the first electrode. Each of the pillars comprises a phase change material portion and a heater material portion. The second electrode is electrically coupled to each of the pillars. In some examples, the pillars have a width less than 20 nanometers.

摘要翻译： 相变存储单元具有第一电极，多个柱和第二电极。 多个柱与第一电极电耦合。 每个支柱包括相变材料部分和加热器材料部分。 第二电极电耦合到每个支柱。 在一些示例中，支柱具有小于20纳米的宽度。

公开(公告)号：US07432158B1

公开(公告)日：2008-10-07

申请号：US11459843

申请日：2006-07-25

申请人： Rajesh A. Rao ,  Tien Ying Luo ,  Ramachandran Muralidhar ,  Robert F. Steimle ,  Sherry G. Straub

发明人： Rajesh A. Rao ,  Tien Ying Luo ,  Ramachandran Muralidhar ,  Robert F. Steimle ,  Sherry G. Straub

IPC分类号： H01L21/336 ,  H01L21/4763 ,  H01L21/8238 ,  H01L21/36

CPC分类号： H01L21/28273 ,  B82Y10/00 ,  H01L27/1052 ,  H01L27/11526 ,  H01L27/11531 ,  H01L29/42332 ,  H01L29/7881 ,  Y10S977/774 ,  Y10S977/779 ,  Y10S977/78 ,  Y10S977/943

摘要： A method of making a semiconductor device includes a substrate having a semiconductor layer having a first portion for non-volatile memory and a second portion exclusive of the first portion. A first dielectric layer is formed over the semiconductor layer. A first plurality of nanoclusters is formed over the first portion and a second plurality of nanoclusters is formed over the second portion. A layer of nitrided oxide is formed around each nanocluster of the first plurality and the second plurality of nanoclusters. Remote plasma nitridation is performed on the layers of nitrided oxide of the first plurality of nanoclusters. The nanoclusters are removed from the second portion. A second dielectric layer is formed over the semiconductor layer. A conductive layer is formed over the second dielectric layer.

摘要翻译： 制造半导体器件的方法包括具有半导体层的衬底，该半导体层具有用于非易失性存储器的第一部分和不包括第一部分的第二部分。 第一介电层形成在半导体层上。 在第一部分上形成第一多个纳米团簇，并且在第二部分上形成第二多个纳米团簇。 在第一多个和第二多个纳米团簇的每个纳米簇周围形成氮化氧化物层。 在第一多个纳米团簇的氮化氧化物层上进行远程等离子体氮化。 从第二部分去除纳米团簇。 在半导体层上方形成第二电介质层。 在第二电介质层上形成导电层。

公开(公告)号：US20080199996A1

公开(公告)日：2008-08-21

申请号：US11676403

申请日：2007-02-19

申请人： Ramachandran Muralidhar ,  Rajesh A. Rao ,  Matthew T. Herrick ,  Narayanan C. Ramani ,  Robert F. Steimle

发明人： Ramachandran Muralidhar ,  Rajesh A. Rao ,  Matthew T. Herrick ,  Narayanan C. Ramani ,  Robert F. Steimle

IPC分类号： H01L21/336

CPC分类号： H01L21/28273 ,  B82Y10/00 ,  H01L27/115 ,  H01L27/11521

摘要： A method forms a split gate memory device. A layer of select gate material over a substrate is patterned to form a first sidewall. A sacrificial spacer is formed adjacent to the first sidewall. Nanoclusters are formed over the substrate including on the sacrificial spacer. The sacrificial spacer is removed after the forming the layer of nanoclusters, wherein nanoclusters formed on the sacrificial spacer are removed and other nanoclusters remain. A layer of control gate material is formed over the substrate after the sacrificial spacer is removed. A control gate of a split gate memory device is formed from the layer of control gate material, wherein the control gate is located over remaining nanoclusters.

摘要翻译： 一种方法形成分离栅极存储器件。 将衬底上的选择栅极材料层图案化以形成第一侧壁。 邻近第一侧壁形成牺牲隔离物。 纳米团簇形成在包括在牺牲间隔物上的衬底上。 在形成纳米团簇层之后去除牺牲隔离物，其中在牺牲隔离物上形成的纳米团簇被去除并且其它纳米团簇保留。 在除去牺牲间隔物之后，在衬底上形成一层控制栅极材料。 分离栅极存储器件的控制栅极由控制栅极材料层形成，其中控制栅极位于剩余的纳米簇上。

公开(公告)号：US20080182428A1

公开(公告)日：2008-07-31

申请号：US11627817

申请日：2007-01-26

申请人： Tushar P. Merchant ,  Chun-Li Liu ,  Ramachandran Muralidhar ,  Marius K. Orlowski ,  Rajesh A. Rao ,  Matthew Stoker

发明人： Tushar P. Merchant ,  Chun-Li Liu ,  Ramachandran Muralidhar ,  Marius K. Orlowski ,  Rajesh A. Rao ,  Matthew Stoker

IPC分类号： H01L21/31

CPC分类号： H01L21/28273 ,  B82Y10/00 ,  H01L27/11524 ,  H01L29/7887 ,  Y10S977/932 ,  Y10S977/943

摘要： An electronic device can include a layer of discontinuous storage elements. A dielectric layer overlying the discontinuous storage elements can be substantially hydrogen-free. A process of forming the electronic device can include forming a layer including silicon over the discontinuous storage elements. In one embodiment, the process includes oxidizing at least substantially all of the layer. In another embodiment, the process includes forming the layer using a substantially hydrogen-free silicon precursor material and oxidizing at least substantially all of the layer.

摘要翻译： 电子设备可以包括不连续的存储元件层。 覆盖不连续存储元件的电介质层可以是基本上无氢的。 形成电子器件的过程可以包括在不连续的存储元件上形成包括硅的层。 在一个实施方案中，该方法包括至少基本上氧化所有该层。 在另一个实施方案中，该方法包括使用基本上无氢的硅前体材料形成该层并至少基本上全部氧化。