公开(公告)号：US20130130184A1

公开(公告)日：2013-05-23

申请号：US13301501

申请日：2011-11-21

申请人： Chang-Shen Lu ,  Tze-Liang Lee ,  Yi-Hung Lin ,  Tai-Chun Huang ,  Pang-Yen Tsai ,  Jr-Hung Li

发明人： Chang-Shen Lu ,  Tze-Liang Lee ,  Yi-Hung Lin ,  Tai-Chun Huang ,  Pang-Yen Tsai ,  Jr-Hung Li

IPC分类号： F27D21/00

CPC分类号： F27D21/00 ,  H01L21/67115 ,  H01L21/67248

摘要： A wafer temperature control apparatus comprises a first temperature sensor and a second temperature sensor. The first temperature sensor is configured to receive a first temperature signal from a center portion of a backside of a susceptor. The second temperature sensor is configured to receive a second temperature signal from an edge portion of the susceptor. A plurality of controllers are configured to adjust each heating source's output based upon the first temperature signal and the second temperature signal.

摘要翻译： 晶片温度控制装置包括第一温度传感器和第二温度传感器。 第一温度传感器被配置为从基座的背面的中心部分接收第一温度信号。 第二温度传感器构造成从基座的边缘部分接收第二温度信号。 多个控制器被配置为基于第一温度信号和第二温度信号来调节每个加热源的输出。

公开(公告)号：US09647066B2

公开(公告)日：2017-05-09

申请号：US13454960

申请日：2012-04-24

申请人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

发明人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

IPC分类号： H01L27/088 ,  H01L29/10 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78 ,  H01L21/20

CPC分类号： H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785

摘要： A FinFET device may include a dummy FinFET structure laterally adjacent an active FinFET structure to reduce stress imbalance and the effects of stress imbalance on the active FinFET structure. The FinFET device comprises an active FinFET comprising a plurality of semiconductor fins, and a dummy FinFET comprising a plurality of semiconductor fins. The active FinFET and the dummy FinFET are laterally spaced from each other by a spacing that is related to the fin pitch of the active FinFET.

公开(公告)号：US20130277760A1

公开(公告)日：2013-10-24

申请号：US13454960

申请日：2012-04-24

申请人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

发明人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

IPC分类号： H01L27/088 ,  H01L21/20

CPC分类号： H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785

摘要： A FinFET device may include a dummy FinFET structure laterally adjacent an active FinFET structure to reduce stress imbalance and the effects of stress imbalance on the active FinFET structure. The FinFET device comprises an active FinFET comprising a plurality of semiconductor fins, and a dummy FinFET comprising a plurality of semiconductor fins. The active FinFET and the dummy FinFET are laterally spaced from each other by a spacing that is related to the fin pitch of the active FinFET.

摘要翻译： FinFET器件可以包括横向邻近有源FinFET结构的虚设FinFET结构，以减少应力不平衡以及应力不平衡对有源FinFET结构的影响。 FinFET器件包括包括多个半导体鳍片的有源FinFET和包括多个半导体鳍片的虚设FinFET。 有源FinFET和虚拟FinFET彼此横向间隔开与有源FinFET的鳍间距有关的间隔。

公开(公告)号：US20080290420A1

公开(公告)日：2008-11-27

申请号：US11805894

申请日：2007-05-25

申请人： Ming-Hua Yu ,  Tai-Chun Huang ,  Chien-Hao Chen ,  Keh-Chiang Ku ,  Jr.-Hung Li ,  Ling-Yen Yeh ,  Tze-Liang Lee

发明人： Ming-Hua Yu ,  Tai-Chun Huang ,  Chien-Hao Chen ,  Keh-Chiang Ku ,  Jr.-Hung Li ,  Ling-Yen Yeh ,  Tze-Liang Lee

IPC分类号： H01L27/092 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L21/823807 ,  H01L21/823878 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7846

摘要： A semiconductor structure includes a semiconductor substrate; an opening in the semiconductor substrate; a semiconductor layer in the opening and covering a bottom and sidewalls of the opening, wherein the semiconductor layer and the semiconductor substrate comprise different materials; and a dielectric material over the semiconductor layer and filling a remaining portion of the opening.

摘要翻译： 半导体结构包括半导体衬底; 半导体衬底中的开口; 所述开口中的半导体层覆盖所述开口的底部和侧壁，其中所述半导体层和所述半导体衬底包括不同的材料; 以及在所述半导体层上方的电介质材料，并填充所述开口的剩余部分。

公开(公告)号：US20130052837A1

公开(公告)日：2013-02-28

申请号：US13215909

申请日：2011-08-23

申请人： Yi-Chao Wang ,  Yu-Chang Lin ,  Li-Ting Wang ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Tze-Liang Lee

发明人： Yi-Chao Wang ,  Yu-Chang Lin ,  Li-Ting Wang ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Tze-Liang Lee

IPC分类号： H01L21/268 ,  B23K26/00

CPC分类号： H01L21/67115 ,  B23K26/352 ,  H01L21/2636 ,  H01L21/268 ,  H01L21/324

摘要： A method includes performing an anneal on a wafer. The wafer includes a wafer-edge region, and an inner region encircled by the wafer-edge region. During the anneal, a first power applied on a portion of the wafer-edge region is at least lower than a second power for annealing the inner region.

摘要翻译： 一种方法包括在晶片上进行退火。 晶片包括晶片边缘区域和由晶片边缘区域包围的内部区域。 在退火期间，施加在晶片边缘区域的一部分上的第一功率至少低于用于退火内部区域的第二功率。

公开(公告)号：US06858944B2

公开(公告)日：2005-02-22

申请号：US10284715

申请日：2002-10-31

申请人： Tai-Chun Huang ,  Tze-Liang Lee

发明人： Tai-Chun Huang ,  Tze-Liang Lee

IPC分类号： H01L23/485 ,  H01L23/48

CPC分类号： H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05096 ,  H01L2224/05556 ,  H01L2224/05599 ,  H01L2224/45144 ,  H01L2224/48463 ,  H01L2224/48599 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01023 ,  H01L2924/01079 ,  H01L2924/14

摘要： A bonding pad suitable for use in wire bonding an integrated circuit includes an approximately rectangular metal pattern. The bonding pad has at least one slot or hole in it, located at or adjacent to at least one corner of the approximately rectangular metal pattern. The slot or hole provides peeling stress relief.

摘要翻译： 适合用于集成电路的引线接合的接合焊盘包括近似矩形的金属图案。 接合垫在其中具有至少一个槽或孔，位于或邻近近似矩形金属图案的至少一个拐角处。 槽或孔提供剥离应力消除。

公开(公告)号：US09337059B2

公开(公告)日：2016-05-10

申请号：US13215909

申请日：2011-08-23

申请人： Yi-Chao Wang ,  Yu-Chang Lin ,  Li-Ting Wang ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Tze-Liang Lee

发明人： Yi-Chao Wang ,  Yu-Chang Lin ,  Li-Ting Wang ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Tze-Liang Lee

IPC分类号： H01L21/00 ,  H01L21/324 ,  H01L21/268 ,  H01L21/20 ,  H01L21/36 ,  H01L21/44

CPC分类号： H01L21/67115 ,  B23K26/352 ,  H01L21/2636 ,  H01L21/268 ,  H01L21/324

摘要： A method includes performing an anneal on a wafer. The wafer includes a wafer-edge region, and an inner region encircled by the wafer-edge region. During the anneal, a first power applied on a portion of the wafer-edge region is at least lower than a second power for annealing the inner region.

摘要翻译： 一种方法包括在晶片上进行退火。 晶片包括晶片边缘区域和由晶片边缘区域包围的内部区域。 在退火期间，施加在晶片边缘区域的一部分上的第一功率至少低于用于退火内部区域的第二功率。

公开(公告)号：US07023090B2

公开(公告)日：2006-04-04

申请号：US10353554

申请日：2003-01-29

申请人： Tai-Chun Huang ,  Tze-Liang Lee

发明人： Tai-Chun Huang ,  Tze-Liang Lee

IPC分类号： H01L23/52

CPC分类号： H01L24/05 ,  H01L23/5329 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/05093 ,  H01L2224/05096 ,  H01L2224/05556 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/05042

摘要： A bonding pad design, comprising: a substrate; a lower series of metal pads upon the substrate; and an intermediate series of metal pads over the lower series of metal pads. The lower series of metal pads and the intermediate series of metal pads being connected by a respective series of intermediate interconnects and each series of intermediate metal pads being interlocked by a respective series of extensions.

摘要翻译： 一种焊盘设计，包括：基板; 在基板上的下一系列金属焊盘; 以及在下一系列金属焊盘上的中间系列的金属焊盘。 下一系列金属焊盘和中间系列的金属焊盘通过相应的一系列中间互连连接，并且每个系列的中间金属焊盘由相应的一系列延伸部互锁。

公开(公告)号：US06825541B2

公开(公告)日：2004-11-30

申请号：US10267769

申请日：2002-10-09

申请人： Tai-Chun Huang ,  Tze-Liang Lee

发明人： Tai-Chun Huang ,  Tze-Liang Lee

IPC分类号： H01L3100

CPC分类号： H01L24/05 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05085 ,  H01L2224/05551 ,  H01L2224/05552 ,  H01L2224/05557 ,  H01L2224/13099 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00012

摘要： Bump pads for flip chips in the packaging of semiconductor integrated circuits. The bump pads are each polygon-shaped and may be provided with multiple bonding apertures, in the form of slots or openings, to improve adhesion of solder bumps to the pads in the assembly of the flip chips. The edges of the flip chip may be provided with multiple interlock fingers and interlock slots which mate with respective interlock slots and fingers in the dielectric layer surrounding the pad in the chip.

摘要翻译： 用于半导体集成电路封装中的倒装芯片的凸块。 凸块焊盘是每个多边形的，并且可以设置有多个形状为槽或开口的接合孔，以改善焊料凸块与倒装芯片组件中焊盘的粘合性。 倒装芯片的边缘可以设置有多个互锁指状物和互锁槽，其与围绕芯片中的焊盘的介电层中的相应的互锁槽和指状物配合。

公开(公告)号：US20090061586A1

公开(公告)日：2009-03-05

申请号：US11847083

申请日：2007-08-29

申请人： Ming-Hua Yu ,  Tai-Chun Huang

发明人： Ming-Hua Yu ,  Tai-Chun Huang

IPC分类号： H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7833

摘要： A semiconductor device, such as a PMOS or an NMOS transistor, having a stressed channel region is provided. The semiconductor device is formed by recessing the source/drain regions after forming a gate stack. The substrate is removed under the gate stack. Thereafter, an epitaxial layer is formed under the gate stack and in the source/drain regions. The epitaxial layer may be doped in the source/drain regions. In an embodiment, a lower portion of the epitaxial layer and the epitaxial layer under the gate stack may be doped with a conductivity type opposite of the conductivity type of the source/drain regions. In another embodiment of the present invention, a lower portion of the epitaxial layer is left undoped.

摘要翻译： 提供具有应力通道区域的诸如PMOS或NMOS晶体管的半导体器件。 半导体器件通过在形成栅极堆叠之后使源极/漏极区域凹陷来形成。 在栅极堆叠下去除衬底。 此后，在栅叠层和源极/漏极区内形成外延层。 外延层可以掺杂在源极/漏极区域中。 在一个实施例中，外延层的下部和栅叠层下的外延层可以掺杂有与源极/漏极区的导电类型相反的导电类型。 在本发明的另一实施例中，外延层的下部未被掺杂。