利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

24 条记录 (耗时 0.02 秒)

    Mask pattern generating method and computer program product
    2.
    发明授权
    Mask pattern generating method and computer program product 有权
    掩模图案生成方法和计算机程序产品

    公开(公告)号：US08609303B2

    公开(公告)日：2013-12-17

    申请号：US13237651

    申请日：2011-09-20

    申请人： Chikaaki Kodama ,  Toshiya Kotani ,  Hiromitusu Mashita ,  Fumiharu Nakajima

    发明人： Chikaaki Kodama ,  Toshiya Kotani ,  Hiromitusu Mashita ,  Fumiharu Nakajima

    IPC分类号： G03F1/38 ,  G03F1/68

    CPC分类号： G03F1/36 ,  G03F1/38

    摘要： According to a mask pattern generating method of the embodiments, an undesired pattern, which is transferred onto a substrate due to an auxiliary pattern when an on-substrate pattern is formed on the substrate by using a mask pattern in which the auxiliary pattern is placed, is extracted as an undesired transfer pattern. Then, the mask pattern is corrected by changing a size of the auxiliary pattern according to a size and a position of the undesired transfer pattern.

    摘要翻译： 根据实施例的掩模图案生成方法，当通过使用其中放置辅助图案的掩模图案在衬底上形成衬底上图案时，由于辅助图案而转移到衬底上的不需要的图案， 被提取为不期望的转移模式。 然后，通过根据不希望的转印图案的尺寸和位置改变辅助图案的尺寸来校正掩模图案。

    SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
    3.
    发明申请
    SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME 审中-公开
    半导体器件及其制造方法

    公开(公告)号：US20120241834A1

    公开(公告)日：2012-09-27

    申请号：US13234052

    申请日：2011-09-15

    申请人： Fumiharu Nakajima ,  Toshiya Kotani ,  Hiromitsu Mashita ,  Takafumi Taguchi ,  Ryota Aburada ,  Chikaaki Kodama

    发明人： Fumiharu Nakajima ,  Toshiya Kotani ,  Hiromitsu Mashita ,  Takafumi Taguchi ,  Ryota Aburada ,  Chikaaki Kodama

    IPC分类号： H01L27/088 ,  H01L21/768

    CPC分类号： H01L23/5226 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/768 ,  H01L21/76816 ,  H01L27/0688 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578

    摘要： According to one embodiment, a semiconductor device includes interconnects extending from a element formation area to the drawing area, and connected with semiconductor elements in the element formation area and connected with contacts in the drawing area. The interconnects are formed based on a pattern of a (n+1)th second sidewall film matching a pattern of a nth (where n is an integer of 1 or more) first sidewall film on a lateral surface of a sacrificial layer. A first dimension matching an interconnect width of the interconnects and an interconnects interval in the element formation area is (k1/2n)×(λ/NA) or less when an exposure wavelength of an exposure device is λ, a numerical aperture of a lens of the exposure device is NA and a process parameter is k1. A second dimension matching an interconnect interval in the drawing area is greater than the first dimension.

    摘要翻译： 根据一个实施例，半导体器件包括从元件形成区域延伸到绘图区域并且与元件形成区域中的半导体元件连接并且与绘图区域中的触点连接的互连。 基于在牺牲层的侧表面上匹配第n个（其中n是1或更大的整数）的第一侧壁膜的图案的第（n + 1）第二侧壁膜的图案形成互连。 当曝光装置的曝光波长为λ时，在元件形成区域中匹配互连的互连宽度的第一尺寸和元件形成区域中的互连间隔为（k1 / 2n）×（λ/ NA）或更小，透镜的数值孔径 的曝光装置为NA，处理参数为k1。 在绘图区域中匹配互连间隔的第二维大于第一维度。

    Pattern generation method, computer-readable recording medium, and semiconductor device manufacturing method
    6.
    发明授权
    Pattern generation method, computer-readable recording medium, and semiconductor device manufacturing method 有权
    图案生成方法，计算机可读记录介质和半导体器件制造方法

    公开(公告)号：US08347241B2

    公开(公告)日：2013-01-01

    申请号：US12354119

    申请日：2009-01-15

    申请人： Fumiharu Nakajima ,  Toshiya Kotani ,  Hiromitsu Mashita ,  Chikaaki Kodama

    发明人： Fumiharu Nakajima ,  Toshiya Kotani ,  Hiromitsu Mashita ,  Chikaaki Kodama

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5068 ,  G03F1/36

    摘要： A pattern generation method includes: acquiring a first design constraint for first patterns to be formed on a process target film by a first process, the first design constraint using, as indices, a pattern width of an arbitrary one of the first patterns, and a space between the arbitrary pattern and a pattern adjacent to the arbitrary pattern; correcting the first design constraint in accordance with pattern conversion by the second process, and thereby acquiring a second design constraint for the second pattern which uses, as indices, two patterns on both sides of a predetermined pattern space of the second pattern; judging whether the design pattern fulfils the second design constraint; and changing the design pattern so as to correspond to a value allowed by the second design constraint when the design constraint is not fulfilled.

    摘要翻译： 图案生成方法包括：通过第一处理获取要在过程目标胶片上形成的第一图案的第一设计约束，所述第一设计约束使用作为所述第一图案中的任意一个的图案宽度的索引，以及 任意图案之间的空间和与任意图案相邻的图案; 根据第二处理的图案转换来校正第一设计约束，从而获得第二图案的第二设计约束，该第二图案使用在第二图案的预定图案空间的两侧上的两个图案作为索引; 判断设计模式是否符合第二设计约束; 并且当不满足设计约束时，改变设计模式以对应于由第二设计约束允许的值。

    MASK INSPECTION METHOD, MASK PRODUCTION METHOD, SEMICONDUCTOR DEVICE PRODUCTION METHOD, AND MASK INSPECTION DEVICE
    9.
    发明申请
    MASK INSPECTION METHOD, MASK PRODUCTION METHOD, SEMICONDUCTOR DEVICE PRODUCTION METHOD, AND MASK INSPECTION DEVICE 审中-公开
    掩模检查方法，掩模生产方法，半导体器件生产方法和掩模检测装置

    公开(公告)号：US20120311511A1

    公开(公告)日：2012-12-06

    申请号：US13399042

    申请日：2012-02-17

    申请人： Takafumi TAGUCHI ,  Toshiya Kotani ,  Chikaaki Kodama ,  Fumiharu Nakajima

    发明人： Takafumi TAGUCHI ,  Toshiya Kotani ,  Chikaaki Kodama ,  Fumiharu Nakajima

    IPC分类号： G06F17/50

    CPC分类号： G03F1/36 ,  G03F1/70 ,  G06F17/5009

    摘要： A mask inspection method according to the embodiments, original data corresponding to a semiconductor integrated circuit pattern to be formed on a substrate is created. After that, original production simulation which mocks an original production process is performed on the original data to derive information relating to an original pattern shape in the case of forming an original pattern corresponding to the original data on an original. After that, whether or not the information relating to an original pattern shape satisfies a predetermined value decided based on the original production process is determined.

    摘要翻译： 根据实施例的掩模检查方法，产生对应于要形成在基板上的半导体集成电路图案的原始数据。 之后，对原始数据执行原始制作过程的原始制作模拟，以在形成与原始数据相对应的原始图案的情况下导出与原始图案形状有关的信息。 之后，确定与原始图案形状相关的信息是否满足基于原始制作处理决定的预定值。

    METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
    10.
    发明申请
    METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE 有权
    制造半导体器件的方法

    公开(公告)号：US20100081265A1

    公开(公告)日：2010-04-01

    申请号：US12557111

    申请日：2009-09-10

    申请人： Hiromitsu Mashita ,  Toshiya Kotani ,  Hidefumi Mukai ,  Fumiharu Nakajima ,  Chikaaki Kodama

    发明人： Hiromitsu Mashita ,  Toshiya Kotani ,  Hidefumi Mukai ,  Fumiharu Nakajima ,  Chikaaki Kodama

    IPC分类号： H01L21/28

    CPC分类号： H01L27/11524 ,  H01L21/0337 ,  H01L21/32139

    摘要： According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including: forming a first film on a target film; forming resist patterns on the first film; processing the first film with the resist patterns to form first patterns including: periodic patterns; and aperiodic patterns; removing the resist patterns; forming a second film over the target film; processing the second film to form second side wall patterns on side walls of the first patterns; removing the periodic patterns; and processing the target film with the aperiodic patterns and the second side wall patterns, thereby forming a target patterns including: periodic target patterns; aperiodic target patterns; and dummy patterns arranged between the periodic target patterns and the aperiodic patterns and arranged periodically with the periodic target patterns.

    摘要翻译： 根据本发明的一个方面，提供一种制造半导体器件的方法，所述方法包括：在靶膜上形成第一膜; 在第一膜上形成抗蚀剂图案; 用抗蚀剂图案处理第一膜以形成第一图案，包括：周期图案; 和非周期性模式; 去除抗蚀剂图案; 在目标膜上形成第二膜; 处理所述第二膜以在所述第一图案的侧壁上形成第二侧壁图案; 去除周期性模式; 用非周期图案和第二侧壁图案处理目标薄膜，从而形成包括周期性目标图案的目标图案; 非周期目标模式; 以及布置在周期性目标图案和非周期性图案之间的虚拟图案，并且周期性地布置有周期性目标图案。