利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

786 条记录 (耗时 0.034 秒)

    Transistors with metal gate and methods for forming the same
    1.
    发明授权
    Transistors with metal gate and methods for forming the same 有权
    具有金属栅极的晶体管及其形成方法

    公开(公告)号：US08198685B2

    公开(公告)日：2012-06-12

    申请号：US12343307

    申请日：2008-12-23

    申请人： Chung-Shi Liu ,  Yung-Sheng Chiu ,  Cheng-Tung Lin ,  Chen-Hua Yu

    发明人： Chung-Shi Liu ,  Yung-Sheng Chiu ,  Cheng-Tung Lin ,  Chen-Hua Yu

    IPC分类号： H01L27/092 ,  H01L21/28

    CPC分类号： H01L29/517 ,  H01L21/28194 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/513

    摘要： A semiconductor device includes at least one first gate dielectric layer over a substrate. A first transition-metal oxycarbide (MCxOy) containing layer is formed over the at least one first gate dielectric layer, wherein the transition-metal (M) has an atomic percentage of about 40 at. % or more. A first gate is formed over the first transition-metal oxycarbide containing layer. At least one first doped region is formed within the substrate and adjacent to a sidewall of the first gate.

    摘要翻译： 半导体器件包括在衬底上的至少一个第一栅极电介质层。 在所述至少一个第一栅极介电层上形成含有第一过渡金属碳氧化物（MCxOy）的层，其中所述过渡金属（M）的原子百分比为约40原子。 ％ 或者更多。 在第一过渡金属含碳氧化物层上形成第一栅极。 至少一个第一掺杂区域形成在衬底内并且邻近第一栅极的侧壁。

    TRANSISTORS WITH METAL GATE AND METHODS FOR FORMING THE SAME
    2.
    发明申请
    TRANSISTORS WITH METAL GATE AND METHODS FOR FORMING THE SAME 有权
    具有金属栅的晶体管及其形成方法

    公开(公告)号：US20100155849A1

    公开(公告)日：2010-06-24

    申请号：US12343307

    申请日：2008-12-23

    申请人： Chung-Shi LIU ,  Yung-Sheng Chiu ,  Cheng-Tung Lin ,  Chen-Hua Yu

    发明人： Chung-Shi LIU ,  Yung-Sheng Chiu ,  Cheng-Tung Lin ,  Chen-Hua Yu

    IPC分类号： H01L27/092 ,  H01L21/28

    CPC分类号： H01L29/517 ,  H01L21/28194 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/513

    摘要： A semiconductor device includes at least one first gate dielectric layer over a substrate. A first transition-metal oxycarbide (MCxOy) containing layer is formed over the at least one first gate dielectric layer, wherein the transition-metal (M) has an atomic percentage of about 40 at. % or more. A first gate is formed over the first transition-metal oxycarbide containing layer. At least one first doped region is formed within the substrate and adjacent to a sidewall of the first gate.

    摘要翻译： 半导体器件包括在衬底上的至少一个第一栅极电介质层。 在所述至少一个第一栅极介电层上形成含有第一过渡金属碳氧化物（MCxOy）的层，其中所述过渡金属（M）的原子百分比为约40原子。 ％ 或者更多。 在第一过渡金属含碳氧化物层上形成第一栅极。 至少一个第一掺杂区域形成在衬底内并且邻近第一栅极的侧壁。

    Advanced metal gate method and device
    7.
    发明授权
    Advanced metal gate method and device 有权
    先进的金属门法和器件

    公开(公告)号：US07799628B2

    公开(公告)日：2010-09-21

    申请号：US12354558

    申请日：2009-01-15

    申请人： Chung-Shi Liu ,  Hsiang-Yi Wang ,  Cheng-Tung Lin ,  Chen-Hua Yu

    发明人： Chung-Shi Liu ,  Hsiang-Yi Wang ,  Cheng-Tung Lin ,  Chen-Hua Yu

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/28088 ,  H01L21/265 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/78

    摘要： The present disclosure provides a method of fabricating a semiconductor device that includes forming a high-k dielectric over a substrate, forming a first metal layer over the high-k dielectric, forming a second metal layer over the first metal layer, forming a first silicon layer over the second metal layer, implanting a plurality of ions into the first silicon layer and the second metal layer overlying a first region of the substrate, forming a second silicon layer over the first silicon layer, patterning a first gate structure over the first region and a second gate structure over a second region, performing an annealing process that causes the second metal layer to react with the first silicon layer to form a silicide layer in the first and second gate structures, respectively, and driving the ions toward an interface of the first metal layer and the high-k dielectric in the first gate structure.

    摘要翻译： 本公开提供一种制造半导体器件的方法，其包括在衬底上形成高k电介质，在高k电介质上形成第一金属层，在第一金属层上形成第二金属层，形成第一硅 在所述第二金属层上方，将多个离子注入到所述第一硅层中，并且所述第二金属层覆盖在所述基板的第一区域上，在所述第一硅层上形成第二硅层，在所述第一区上形成第一栅极结构 以及在第二区域上的第二栅极结构，执行使所述第二金属层与所述第一硅层反应以在所述第一和第二栅极结构中分别形成硅化物层的退火处理，并将所述离子驱动到 第一栅极结构中的第一金属层和高k电介质。

    Methods for forming MOS devices with metal-inserted polysilicon gate stack
    8.
    发明申请
    Methods for forming MOS devices with metal-inserted polysilicon gate stack 有权
    用金属插入多晶硅栅极叠层形成MOS器件的方法

    公开(公告)号：US20080299754A1

    公开(公告)日：2008-12-04

    申请号：US11809337

    申请日：2007-05-31

    申请人： Chen-Hua Yu ,  Cheng-Tung Lin ,  Liang-Gi Yao

    发明人： Chen-Hua Yu ,  Cheng-Tung Lin ,  Liang-Gi Yao

    IPC分类号： H01L21/3205

    CPC分类号： H01L29/4966 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/517

    摘要： A method for forming a semiconductor structure includes providing a semiconductor substrate; forming a gate dielectric layer on the semiconductor substrate; forming a metal-containing layer on the gate dielectric; and forming a composite layer over the metal-containing layer. The step of forming the composite layer includes forming an un-doped silicon layer substantially free from p-type and n-type impurities; and forming a silicon layer adjoining the un-doped silicon layer. The step of forming the silicon layer comprises in-situ doping a first impurity. (or need to be change to: forming a silicon layer first & then forming un-doped silicon layer) The method further includes performing an annealing to diffuse the first impurity in the silicon layer into the un-doped silicon layer.

    摘要翻译： 一种形成半导体结构的方法包括提供半导体衬底; 在所述半导体衬底上形成栅介电层; 在所述栅极电介质上形成含金属层; 并在该含金属层上形成复合层。 形成复合层的步骤包括形成基本上不含p型和n型杂质的未掺杂硅层; 以及形成邻近所述未掺杂硅层的硅层。 形成硅层的步骤包括原位掺杂第一杂质。 （或者需要改变为：首先形成硅层，然后形成未掺杂的硅层）。该方法还包括执行退火以将硅层中的第一杂质扩散到未掺杂的硅层中。

    Self-aligned halo/pocket implantation for reducing leakage and source/drain resistance in MOS devices
    9.
    发明授权
    Self-aligned halo/pocket implantation for reducing leakage and source/drain resistance in MOS devices 有权
    自对准晕圈/凹穴注入，用于减少MOS器件中的漏电和源极/漏极电阻

    公开(公告)号：US08822293B2

    公开(公告)日：2014-09-02

    申请号：US12048119

    申请日：2008-03-13

    申请人： Chen-Hua Yu ,  Yihang Chiu ,  Shu-Tine Yang ,  Jyh-Cherng Sheu ,  Chu-Yun Fu ,  Cheng-Tung Lin

    发明人： Chen-Hua Yu ,  Yihang Chiu ,  Shu-Tine Yang ,  Jyh-Cherng Sheu ,  Chu-Yun Fu ,  Cheng-Tung Lin

    IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/265 ,  H01L29/66 ,  H01L29/165

    CPC分类号： H01L29/7848 ,  H01L21/26586 ,  H01L29/165 ,  H01L29/66537 ,  H01L29/6659 ,  H01L29/7833

    摘要： A method of forming a semiconductor structure includes providing a semiconductor substrate; forming a gate dielectric over the semiconductor substrate, wherein the semiconductor substrate and a sidewall of the gate dielectric has a joint point; forming a gate electrode over the gate dielectric; forming a mask layer over the semiconductor substrate and the gate electrode, wherein a first portion of the mask layer adjacent the joint point is at least thinner than a second portion of the mask layer away from the joint point; after the step of forming the mask layer, performing a halo/pocket implantation to introduce a halo/pocket impurity into the semiconductor substrate; and removing the mask layer after the halo/pocket implantation.

    摘要翻译： 一种形成半导体结构的方法包括：提供半导体衬底; 在所述半导体衬底上形成栅极电介质，其中所述半导体衬底和所述栅极电介质的侧壁具有接合点; 在所述栅极电介质上形成栅电极; 在所述半导体衬底和所述栅极电极上形成掩模层，其中所述掩模层的与所述接合点相邻的第一部分至少比所述掩模层的离开所述接合点的第二部分更薄; 在形成掩模层的步骤之后，进行晕/穴注入以将卤素/杂质杂质引入到半导体衬底中; 并且在光晕/口袋植入之后去除掩模层。