公开(公告)号：US08397013B1

公开(公告)日：2013-03-12

申请号：US12057306

申请日：2008-03-27

申请人： Daniel L. Rosenband ,  Frederick Daniel Weber ,  Michael John Sebastian Smith

发明人： Daniel L. Rosenband ,  Frederick Daniel Weber ,  Michael John Sebastian Smith

IPC分类号： G06F12/00 ,  G11C7/00

CPC分类号： G06F12/00 ,  G06F13/385 ,  G11C5/02 ,  G11C5/04 ,  G11C16/04 ,  G11C16/0483 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/15311 ,  H01L2924/19107 ,  H01L2924/00014

摘要： One embodiment of the present invention sets forth a hybrid memory module that combines memory devices of different types while presenting a single technology interface. The hybrid memory module includes a number of super-stacks and a first interface configured to transmit data between the super-stacks and a memory controller. Each super-stack includes a number of sub-stacks, a super-controller configured to control the sub-stacks, and a second interface configured to transmit data between the sub-stacks and the first interface. Combining memory devices of different types allows utilizing the favorable properties of each type of the memory devices, while hiding their unfavorable properties from the memory controller.

公开(公告)号：US08977806B1

公开(公告)日：2015-03-10

申请号：US13620793

申请日：2012-09-15

申请人： Daniel L. Rosenband ,  Frederick Daniel Weber ,  Michael John Sebastian Smith

发明人： Daniel L. Rosenband ,  Frederick Daniel Weber ,  Michael John Sebastian Smith

IPC分类号： G06F12/00 ,  G11C7/00

CPC分类号： G06F12/00 ,  G06F13/385 ,  G11C5/02 ,  G11C5/04 ,  G11C16/04 ,  G11C16/0483 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/15311 ,  H01L2924/19107 ,  H01L2924/00014

摘要： One embodiment of the present invention sets forth a hybrid memory module that combines memory devices of different types while presenting a single technology interface. The hybrid memory module includes a number of super-stacks and a first interface configured to transmit data between the super-stacks and a memory controller. Each super-stack includes a number of sub-stacks, a super-controller configured to control the sub-stacks, and a second interface configured to transmit data between the sub-stacks and the first interface. Combining memory devices of different types allows utilizing the favorable properties of each type of the memory devices, while hiding their unfavorable properties from the memory controller.

摘要翻译： 本发明的一个实施例提出了一种组合不同类型的存储器件同时呈现单一技术接口的混合存储器模块。 混合存储器模块包括多个超级堆栈和被配置为在超级堆栈和存储器控制器之间传送数据的第一接口。 每个超级堆栈包括多个子堆栈，被配置为控制子堆栈的超级控制器，以及被配置为在子堆栈和第一接口之间传送数据的第二接口。 组合不同类型的存储器件允许利用每种类型的存储器件的有利特性，同时将它们的不利特性从存储器控制器隐藏起来。

公开(公告)号：US08949519B2

公开(公告)日：2015-02-03

申请号：US12507682

申请日：2009-07-22

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G11C5/02 ,  G11C7/10 ,  G11C8/12 ,  G11C8/18 ,  G11C11/4076 ,  G11C11/4093 ,  G11C11/4096 ,  G11C29/02 ,  G11C29/24 ,  G11C29/50 ,  G11C11/401

CPC分类号： G11C5/02 ,  G11C7/10 ,  G11C7/1012 ,  G11C7/1045 ,  G11C8/12 ,  G11C8/18 ,  G11C11/401 ,  G11C11/4076 ,  G11C11/4093 ,  G11C11/4096 ,  G11C29/02 ,  G11C29/022 ,  G11C29/028 ,  G11C29/24 ,  G11C29/50 ,  G11C29/50012 ,  G11C2207/2254

摘要： A system and method are provided for simulating an aspect of a memory circuit. Included is an interface circuit that is in communication with a plurality of memory circuits and a system. Such interface circuit is operable to interface the memory circuits and the system for simulating at least one memory circuit with at least one aspect that is different from at least one aspect of at least one of the plurality of memory circuits. In accordance with various embodiments, such aspect may include a signal, a capacity, a timing, and/or a logical interface.

摘要翻译： 提供了一种用于模拟存储器电路的一个方面的系统和方法。 包括与多个存储器电路和系统通信的接口电路。 这种接口电路可操作以使存储器电路和系统接口，用于模拟至少一个与至少一个存储器电路的至少一个方面不同的方面的存储器电路。 根据各种实施例，这种方面可以包括信号，容量，定时和/或逻辑接口。

公开(公告)号：US08868829B2

公开(公告)日：2014-10-21

申请号：US13367182

申请日：2012-02-06

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G11C7/10 ,  G11C11/4063

CPC分类号： G11C7/10 ,  G11C11/4063

摘要： A method includes presenting multiple memory circuits to a system as a virtual memory circuit having at least one characteristic that is different from a corresponding characteristic of one of the physical memory circuits; receiving, at an interface circuit, a first command issued from the system to the virtual memory circuit; and in response to receiving the first command, 1) directing a copy of the first command to a first physical memory circuit of the multiple physical memory circuits, and 2) performing a power-saving operation on at least one other physical memory circuit of the multiple physical memory circuits.

摘要翻译： 一种方法包括向系统呈现多个存储器电路作为具有与物理存储器电路之一的对应特性不同的至少一个特性的虚拟存储器电路; 在接口电路处接收从所述系统向所述虚拟存储器电路发出的第一命令; 并且响应于接收到所述第一命令，1）将所述第一命令的副本引导到所述多个物理存储器电路的第一物理存储器电路，以及2）对所述多个物理存储器电路的至少一个其他物理存储器电路执行功率保存操作 多个物理内存电路。

公开(公告)号：US20130191585A1

公开(公告)日：2013-07-25

申请号：US13620291

申请日：2012-09-14

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C7/10

CPC分类号： G11C7/1072 ,  G06F13/4243 ,  G11C7/10 ,  G11C11/406 ,  G11C11/40618 ,  Y02D10/14 ,  Y02D10/151

摘要： An apparatus includes multiple first memory circuits, each first memory circuit being associated with a first memory standard, where the first memory standard defines a first set of control signals that each first memory circuit circuits is operable to accept.The apparatus also includes an interface circuit coupled to the first memory circuits, in which the interface circuit is operable to emulate at least one second memory circuit, each second memory circuit being associated with a second different memory standard.

摘要翻译： 一种装置包括多个第一存储器电路，每个第一存储器电路与第一存储器标准相关联，其中第一存储器标准定义了每个第一存储器电路电路可操作地接受的第一组控制信号。 该装置还包括耦合到第一存储器电路的接口电路，其中接口电路可操作以模拟至少一个第二存储器电路，每个第二存储器电路与第二不同存储器标准相关联。

公开(公告)号：US08181048B2

公开(公告)日：2012-05-15

申请号：US12838896

申请日：2010-07-19

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F1/32

CPC分类号： G11C5/147 ,  G11C5/025 ,  G11C11/4074

摘要： A memory circuit power management system and method are provided. An interface circuit is in communication with a plurality of memory circuits and a system. In use, the interface circuit is operable to perform a power management operation in association with only a portion of the memory circuits.

摘要翻译： 提供了存储器电路电源管理系统和方法。 接口电路与多个存储器电路和系统通信。 在使用中，接口电路可操作以仅与存储器电路的一部分相关联地执行功率管理操作。

公开(公告)号：US08077535B2

公开(公告)日：2011-12-13

申请号：US11461437

申请日：2006-07-31

申请人： Keith R. Schakel ,  Suresh Natarajan Rajan ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Keith R. Schakel ,  Suresh Natarajan Rajan ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C7/00

CPC分类号： G11C11/406 ,  G11C11/40618 ,  G11C11/4093

摘要： A system and method are provided. The system and method simulate a DRAM memory circuit using an interface circuit connected to a plurality of other DRAM memory circuits. In response to the receipt of a refresh control signal, a first refresh control signal is sent to a first subset of the plurality of other DRAM memory circuits and a second refresh control signal is sent to a second subset of the plurality of other DRAM memory circuits.

摘要翻译： 提供了一种系统和方法。 该系统和方法使用连接到多个其它DRAM存储器电路的接口电路来模拟DRAM存储器电路。 响应于接收到刷新控制信号，第一刷新控制信号被发送到多个其它DRAM存储器电路的第一子集，并且第二刷新控制信号被发送到多个其它DRAM存储器电路的第二子集 。

公开(公告)号：US20100271888A1

公开(公告)日：2010-10-28

申请号：US12769428

申请日：2010-04-28

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C7/00

CPC分类号： G11C8/18 ,  G11C5/04 ,  G11C7/1066 ,  G11C8/12 ,  G11C11/406 ,  G11C11/40618 ,  G11C29/50012

摘要： A system and method are provided for delaying a signal communicated from a system to a plurality of memory circuits. Included is a component in communication with a plurality of memory circuits and a system. Such component is operable to receive a signal from the system and communicate the signal to at least one of the memory circuits after a delay. In other embodiments, the component is operable to receive a signal from at least one of the memory circuits and communicate the signal to the system after a delay.

摘要翻译： 提供了一种用于将从系统传送的信号延迟到多个存储器电路的系统和方法。 包括与多个存储器电路和系统通信的部件。 这样的组件可操作以从系统接收信号并且在延迟之后将该信号传送到至少一个存储器电路。 在其他实施例中，组件可操作以从至少一个存储器电路接收信号，并在延迟之后将该信号传送到系统。

公开(公告)号：US07724589B2

公开(公告)日：2010-05-25

申请号：US11461430

申请日：2006-07-31

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C11/00

CPC分类号： G11C8/18 ,  G11C5/04 ,  G11C7/1066 ,  G11C8/12 ,  G11C11/406 ,  G11C11/40618 ,  G11C29/50012

摘要： A system and method are provided for delaying a signal communicated from a system to a plurality of memory circuits. Included is a component in communication with a plurality of memory circuits and a system. Such component is operable to receive a signal from the system and communicate the signal to at least one of the memory circuits after a delay. In other embodiments, the component is operable to receive a signal from at least one of the memory circuits and communicate the signal to the system after a delay.

摘要翻译： 提供了一种用于将从系统传送的信号延迟到多个存储器电路的系统和方法。 包括与多个存储器电路和系统通信的部件。 这样的组件可操作以从系统接收信号并且在延迟之后将该信号传送到至少一个存储器电路。 在其他实施例中，组件可操作以从至少一个存储器电路接收信号，并在延迟之后将该信号传送到系统。

公开(公告)号：US20080239857A1

公开(公告)日：2008-10-02

申请号：US12111819

申请日：2008-04-29

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G11C5/14

CPC分类号： G11C5/147 ,  G11C5/025 ,  G11C11/4074

摘要： A memory circuit power management system and method are provided. An interface circuit is in communication with a plurality of memory circuits and a system. In use, the interface circuit is operable to perform a power management operation in association with only a portion of the memory circuits

摘要翻译： 提供了存储器电路电源管理系统和方法。 接口电路与多个存储器电路和系统通信。 在使用中，接口电路可操作以仅与存储器电路的一部分相关联地执行功率管理操作