利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

25 条记录 (耗时 0.03 秒)

    Coupling data for interrupt processing in a parallel processing environment
    1.
    发明授权
    Coupling data for interrupt processing in a parallel processing environment 有权
    在并行处理环境中耦合中断处理数据

    公开(公告)号：US08190855B1

    公开(公告)日：2012-05-29

    申请号：US12036918

    申请日：2008-02-25

    申请人： Carl G. Ramey ,  David Wentzlaff ,  Anant Agarwal

    发明人： Carl G. Ramey ,  David Wentzlaff ,  Anant Agarwal

    IPC分类号： G06F15/00

    CPC分类号： G06F9/3885 ,  G06F9/30003 ,  G06F9/34 ,  G06F9/3824 ,  G06F9/3853 ,  G06F15/17381 ,  G06F15/8023 ,  H04L49/101 ,  H04L49/109 ,  H04L49/251

    摘要： An integrated circuit comprises a plurality of tiles. Each tile comprises a processor, and a switch including switching circuitry to forward data received over data paths from other tiles to the processor and to switches of other tiles, and to forward data received from the processor to switches of other tiles. The integrated circuit further comprises one or more interface modules including circuitry to transfer data to and from a device external to the tiles; and a sub-port routing network including circuitry to route data between a port of a switch and a plurality of sub-ports coupled to one or more interface modules.

    摘要翻译： 集成电路包括多个瓦片。 每个瓦片包括处理器和开关，其包括切换电路，用于将通过数据路径从其他瓦片接收的数据转发到处理器，并转换到其他瓦片，以及将从处理器接收的数据转发到其他瓦片的切换。 集成电路还包括一个或多个接口模块，其包括用于将数据传送到和从外部的设备传输到数据块的电路; 以及子端口路由网络，其包括用于在交换机的端口与耦合到一个或多个接口模块的多个子端口之间路由数据的电路。

    Coupling data in a parallel processing environment
    2.
    发明授权
    Coupling data in a parallel processing environment 有权
    在并行处理环境中耦合数据

    公开(公告)号：US07636835B1

    公开(公告)日：2009-12-22

    申请号：US11404658

    申请日：2006-04-14

    申请人： Carl G. Ramey ,  David Wentzlaff ,  Anant Agarwal

    发明人： Carl G. Ramey ,  David Wentzlaff ,  Anant Agarwal

    IPC分类号： G06F15/00

    CPC分类号： G06F9/3885 ,  G06F9/30003 ,  G06F9/34 ,  G06F9/3824 ,  G06F9/3853 ,  G06F15/17381 ,  G06F15/8023 ,  H04L49/101 ,  H04L49/109 ,  H04L49/251

    摘要： An integrated circuit comprises a plurality of tiles. Each tile comprises a processor, and a switch including switching circuitry to forward data received over data paths from other tiles to the processor and to switches of other tiles, and to forward data received from the processor to switches of other tiles. The integrated circuit further comprises one or more interface modules including circuitry to transfer data to and from a device external to the tiles; and a sub-port routing network including circuitry to route data between a port of a switch and a plurality of sub-ports coupled to one or more interface modules.

    摘要翻译： 集成电路包括多个瓦片。 每个瓦片包括处理器和开关，其包括切换电路，用于将通过数据路径从其他瓦片接收的数据转发到处理器，并转换到其他瓦片，以及将从处理器接收的数据转发到其他瓦片的切换。 集成电路还包括一个或多个接口模块，其包括用于将数据传送到和从外部的设备传输到数据块的电路; 以及子端口路由网络，其包括用于在交换机的端口与耦合到一个或多个接口模块的多个子端口之间路由数据的电路。

    Coupling integrated circuits in a parallel processing environment
    3.
    发明授权
    Coupling integrated circuits in a parallel processing environment 有权
    在并行处理环境中耦合集成电路

    公开(公告)号：US07539845B1

    公开(公告)日：2009-05-26

    申请号：US11404409

    申请日：2006-04-14

    申请人： David Wentzlaff ,  Carl G. Ramey ,  Anant Agarwal

    发明人： David Wentzlaff ,  Carl G. Ramey ,  Anant Agarwal

    IPC分类号： G06F15/00 ,  G06F15/76

    CPC分类号： G06F15/8007

    摘要： An integrated circuit comprises a plurality of tiles. Each tile comprises a processor, and a switch including switching circuitry to forward data received over data paths from other tiles to the processor and to switches of other tiles, and to forward data received from the processor to switches of other tiles. The integrated circuit further comprises an interface coupled to a plurality of the tiles to transfer data between one or more switches of the tiles and one or more switches of tiles in an externally coupled integrated circuit.

    摘要翻译： 集成电路包括多个瓦片。 每个瓦片包括处理器和开关，其包括切换电路，用于将通过数据路径从其他瓦片接收的数据转发到处理器，并转换到其他瓦片，以及将从处理器接收的数据转发到其他瓦片的切换。 集成电路还包括耦合到多个瓦片的接口以在外部耦合的集成电路中的瓦片的一个或多个开关和一个或多个瓦片开关之间传送数据。

    Managing data provided to switches in a parallel processing environment
    5.
    发明授权
    Managing data provided to switches in a parallel processing environment 有权
    在并行处理环境中管理提供给交换机的数据

    公开(公告)号：US08127111B1

    公开(公告)日：2012-02-28

    申请号：US12110956

    申请日：2008-04-28

    申请人： David Wentzlaff ,  Anant Agarwal

    发明人： David Wentzlaff ,  Anant Agarwal

    IPC分类号： G06F15/00

    CPC分类号： G06F15/16

    摘要： An integrated circuit comprises a plurality of tiles. Each tile comprises a processor including a storage module, wherein the processor is configured to process multiple streams of instructions, a switch including switching circuitry to forward data received over data paths from other tiles to the processor and to switches of other tiles, and to forward data received from the processor to switches of other tiles, and coupling circuitry configured to couple data resulting from processing an instruction from at least one of the streams of instructions to the storage module and to the switch.

    摘要翻译： 集成电路包括多个瓦片。 每个瓦片包括包括存储模块的处理器，其中所述处理器被配置为处理多个指令流，开关包括切换电路，以将从其他瓦片到数据路径接收的数据转发到处理器，以及转发其他瓦片 从处理器接收的数据到其他瓦片的切换器，以及耦合电路，其被配置为将从指令流中的至少一个处理指令得到的数据耦合到存储模块和交换机。

    Directing data in a parallel processing environment
    10.
    发明授权
    Directing data in a parallel processing environment 有权
    在并行处理环境中指导数据

    公开(公告)号：US07793074B1

    公开(公告)日：2010-09-07

    申请号：US11404281

    申请日：2006-04-14

    申请人： David Wentzlaff ,  Anant Agarwal

    发明人： David Wentzlaff ,  Anant Agarwal

    IPC分类号： G06F15/00 ,  G06F15/76

    CPC分类号： G06F9/3885 ,  G06F9/3828 ,  G06F9/3851 ,  G06F15/8007

    摘要： An apparatus comprises a plurality of processor cores, and an interconnection network to route data among the processor cores based on destination information in the data. The processor cores are configured to forward the data to a final destination if the destination information indicates that a destination processor core has been reached, or to forward the data to other processor cores if the destination information indicates that a destination processor core has not been reached. The final destination is one of a plurality of destinations indicated by the destination information, the destinations including a plurality of portions of the destination processor core.

    摘要翻译： 一种装置包括多个处理器核，以及基于数据中的目的地信息在处理器核之间路由数据的互连网络。 如果目的地信息指示已经到达目的地处理器核心，则将处理器核心配置为将数据转发到最终目的地，或者如果目的地信息指示目的地处理器核心未到达，则将数据转发到其他处理器核心 。 最终目的地是由目的地信息指示的多个目的地之一，目的地包括目的处理器核心的多个部分。