公开(公告)号：US08187928B2

公开(公告)日：2012-05-29

申请号：US12886713

申请日：2010-09-21

申请人： De-Wei Yu ,  Chun Hsiung Tsai ,  Yu-Lien Huang ,  Chien-Tai Chan ,  Wen-Sheh Huang

发明人： De-Wei Yu ,  Chun Hsiung Tsai ,  Yu-Lien Huang ,  Chien-Tai Chan ,  Wen-Sheh Huang

IPC分类号： H01L21/00 ,  H01L27/108

CPC分类号： H01L29/66803 ,  H01L21/2236 ,  H01L21/2253 ,  H01L29/7848

摘要： A method of forming an integrated circuit includes forming a gate structure over a substrate. A plasma doping (PLAD) process is performed to at least a portion of the substrate that is adjacent to the gate structure. The doped portion of the substrate is annealed in an ambient with an oxygen-containing chemical.

摘要翻译： 形成集成电路的方法包括在衬底上形成栅极结构。 对与栅极结构相邻的衬底的至少一部分进行等离子体掺杂（PLAD）处理。 衬底的掺杂部分在含氧化学物质的环境中退火。

公开(公告)号：US08980719B2

公开(公告)日：2015-03-17

申请号：US12768884

申请日：2010-04-28

申请人： Chun Hsiung Tsai ,  Yu-Lien Huang ,  De-Wei Yu

发明人： Chun Hsiung Tsai ,  Yu-Lien Huang ,  De-Wei Yu

IPC分类号： H01L21/225 ,  H01L29/66

CPC分类号： H01L29/785 ,  H01L21/02274 ,  H01L21/2254 ,  H01L21/2255 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/167 ,  H01L29/66803 ,  H01L29/7834 ,  H01L29/7842

摘要： An embodiment of the disclosure includes doping a FinFET. A dopant-rich layer comprising an dopant is formed on a top surface and sidewalls of a semiconductor fin of a substrate. A cap layer is formed to cover the dopant-rich layer. The substrate is annealed to drives the dopant from the dopant-rich layer into the semiconductor fin.

摘要翻译： 本公开的实施例包括掺杂FinFET。 在衬底的半导体翅片的顶表面和侧壁上形成包含掺杂剂的富掺杂层。 形成覆盖富掺杂层的覆盖层。 将衬底退火以将掺杂剂从富掺杂剂层驱动到半导体鳍片中。

公开(公告)号：US08753904B2

公开(公告)日：2014-06-17

申请号：US13491252

申请日：2012-06-07

申请人： Chun Hsiung Tsai ,  Sheng-Wen Yu ,  De-Wei Yu

发明人： Chun Hsiung Tsai ,  Sheng-Wen Yu ,  De-Wei Yu

IPC分类号： H01L21/00

CPC分类号： G01B11/14 ,  G01N21/55 ,  H01L21/324 ,  H01L22/12 ,  H01L22/20

摘要： The present disclosure provides a method and system for characterizing a pattern loading effect. A method may include performing a reflectivity measurement on a semiconductor wafer and determining an anneal process technique based on the reflectivity measurement. The determining the anneal process technique may include determining a spatial distance for a reflectivity change using a reflectivity map generated using the reflectivity measurement. This spatial distance is compared with the thermal diffusion length associated with each of the plurality of anneal process techniques. In an embodiment, a thermal profile map and/or a device performance map may be provided.

摘要翻译： 本公开提供了用于表征模式加载效应的方法和系统。 一种方法可以包括在半导体晶片上执行反射率测量并且基于反射率测量确定退火处理技术。 确定退火处理技术可以包括使用使用反射率测量生成的反射率图来确定反射率变化的空间距离。 将该空间距离与与多个退火处理技术中的每一个相关联的热扩散长度进行比较。 在一个实施例中，可以提供热分布图和/或设备性能图。

公开(公告)号：US20130330847A1

公开(公告)日：2013-12-12

申请号：US13491252

申请日：2012-06-07

申请人： Chun Hsiung Tsai ,  Sheng-Wen Yu ,  De-Wei Yu

发明人： Chun Hsiung Tsai ,  Sheng-Wen Yu ,  De-Wei Yu

IPC分类号： H01L21/66 ,  G06F15/00

CPC分类号： G01B11/14 ,  G01N21/55 ,  H01L21/324 ,  H01L22/12 ,  H01L22/20

摘要： The present disclosure provides a method and system for characterizing a pattern loading effect. A method may include performing a reflectivity measurement on a semiconductor wafer and determining an anneal process technique based on the reflectivity measurement. The determining the anneal process technique may include determining a spatial distance for a reflectivity change using a reflectivity map generated using the reflectivity measurement. This spatial distance is compared with the thermal diffusion length associated with each of the plurality of anneal process techniques. In an embodiment, a thermal profile map and/or a device performance map may be provided.

摘要翻译： 本公开提供了用于表征模式加载效应的方法和系统。 一种方法可以包括在半导体晶片上执行反射率测量并且基于反射率测量确定退火处理技术。 确定退火处理技术可以包括使用使用反射率测量生成的反射率图来确定反射率变化的空间距离。 将该空间距离与与多个退火处理技术中的每一个相关联的热扩散长度进行比较。 在一个实施例中，可以提供热分布图和/或设备性能图。

公开(公告)号：US20120015459A1

公开(公告)日：2012-01-19

申请号：US12837114

申请日：2010-07-15

申请人： Chun Hsiung Tsai ,  Han-Pin Chung ,  Ming-Hsi Yeh ,  De-Wei Yu ,  Kuan-Yu Chen

发明人： Chun Hsiung Tsai ,  Han-Pin Chung ,  Ming-Hsi Yeh ,  De-Wei Yu ,  Kuan-Yu Chen

IPC分类号： H01L21/66 ,  H01L21/30 ,  H01L21/26

CPC分类号： H01L21/324 ,  H01L21/67115 ,  H01L21/67248

摘要： A semiconductor device and a method of manufacturing are provided. In some embodiments, a backside annealing process such that a first heat source is placed along a backside of the substrate. In other embodiments, the first heat source is used in combination with an anti-reflection dielectric (ARD) layer is deposited over the substrate. In yet other embodiments, a second heat source is placed along a front side of the substrate in addition to the first heat source placed on the backside of the substrate. In yet other embodiments, a heat shield may be placed between the substrate and the second heat source on the front side of the substrate. In yet further embodiments, a single heat source may be used on the front side of the substrate in combination with the ARD layer. A reflectivity scan may be performed to determine which anneal stage (RTA or MSA or both) to place thermal leveling solution.

摘要翻译： 提供半导体器件和制造方法。 在一些实施例中，背面退火工艺使得第一热源沿着衬底的背面放置。 在其他实施例中，第一热源与抗反射电介质（ARD）层结合使用沉积在衬底上。 在其他实施例中，除了放置在基板的背面上的第一热源之外，沿着基板的前侧放置第二热源。 在其他实施例中，可以在衬底和衬底的前侧上的第二热源之间放置隔热罩。 在另外的实施例中，单个热源可以与ARD层组合在基板的正面上使用。 可以进行反射率扫描以确定哪个退火阶段（RTA或MSA或两者）放置热均衡溶液。

公开(公告)号：US08877599B2

公开(公告)日：2014-11-04

申请号：US13471986

申请日：2012-05-15

申请人： Ziwei Fang ,  Tsan-Chun Wang ,  De-Wei Yu

发明人： Ziwei Fang ,  Tsan-Chun Wang ,  De-Wei Yu

IPC分类号： H01L21/33

CPC分类号： H01L29/7848 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/26593 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7847

摘要： A semiconductor device having dislocations and a method of fabricating the semiconductor device is disclosed. The exemplary semiconductor device and method for fabricating the semiconductor device enhance carrier mobility. The method includes providing a substrate having an isolation feature therein and two gate stacks overlying the substrate, wherein one of the gate stacks is atop the isolation feature. The method further includes performing a pre-amorphous implantation process on the substrate. The method further includes forming a stress film over the substrate. The method also includes performing an annealing process on the substrate and the stress film.

摘要翻译： 公开了一种具有位错的半导体器件和制造半导体器件的方法。 用于制造半导体器件的示例性半导体器件和方法增强载流子迁移率。 该方法包括提供其中具有隔离特性的衬底和覆盖衬底的两个栅极叠层，其中一个栅极堆叠位于隔离特征顶部。 该方法还包括在衬底上执行预非晶体注入工艺。 该方法还包括在衬底上形成应力膜。 该方法还包括对衬底和应力膜进行退火处理。

公开(公告)号：US20130309829A1

公开(公告)日：2013-11-21

申请号：US13471986

申请日：2012-05-15

申请人： Ziwei Fang ,  Tsan-Chun Wang ,  De-Wei Yu

发明人： Ziwei Fang ,  Tsan-Chun Wang ,  De-Wei Yu

IPC分类号： H01L21/336

CPC分类号： H01L29/7848 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/26593 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7847

摘要： A semiconductor device having dislocations and a method of fabricating the semiconductor device is disclosed. The exemplary semiconductor device and method for fabricating the semiconductor device enhance carrier mobility. The method includes providing a substrate having an isolation feature therein and two gate stacks overlying the substrate, wherein one of the gate stacks is atop the isolation feature. The method further includes performing a pre-amorphous implantation process on the substrate. The method further includes forming a stress film over the substrate. The method also includes performing an annealing process on the substrate and the stress film.

摘要翻译： 公开了一种具有位错的半导体器件和制造半导体器件的方法。 用于制造半导体器件的示例性半导体器件和方法增强载流子迁移率。 该方法包括提供其中具有隔离特性的衬底和覆盖衬底的两个栅极叠层，其中一个栅极堆叠位于隔离特征顶部。 该方法还包括在衬底上执行预非晶体注入工艺。 该方法还包括在衬底上形成应力膜。 该方法还包括对衬底和应力膜进行退火处理。