利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.024 秒)

    METHOD, SYSTEM, AND APPARATUS FOR PAGE SIZING EXTENSION
    1.
    发明申请
    METHOD, SYSTEM, AND APPARATUS FOR PAGE SIZING EXTENSION 有权
    方法，系统和设备的尺寸扩展

    公开(公告)号：US20090172344A1

    公开(公告)日：2009-07-02

    申请号：US11967868

    申请日：2007-12-31

    申请人： Ed Grochowski ,  Julio Gago ,  Roger Gramunt ,  Roger Espasa ,  Rolf Kassa

    发明人： Ed Grochowski ,  Julio Gago ,  Roger Gramunt ,  Roger Espasa ,  Rolf Kassa

    IPC分类号： G06F12/10

    CPC分类号： G06F12/1009 ,  G06F12/0864 ,  G06F12/1027 ,  G06F12/109 ,  G06F12/145 ,  G06F2212/152 ,  G06F2212/6032 ,  G06F2212/652 ,  G06F2212/657 ,  G06F2212/68

    摘要： A method, system, and apparatus may initialize a fixed plurality of page table entries for a fixed plurality of pages in memory, each page having a first size, wherein a linear address for each page table entry corresponds to a physical address and the fixed plurality of pages are aligned. A bit in each of the page table entries for the aligned pages may be set to indicate whether or not the fixed plurality of pages is to be treated as one combined page having a second page size larger than the first page size. Other embodiments are described and claimed.

    摘要翻译： 方法，系统和装置可以对存储器中固定的多个页面的固定的多个页表条目进行初始化，每个页面具有第一大小，其中每个页表条目的线性地址对应于物理地址，固定多个 的页面对齐。 可以将针对对齐的页面的每个页表条目中的一个位设置为指示固定的多个页面是否被视为具有大于第一页面大小的第二页面大小的一个组合页面。 描述和要求保护其他实施例。

    INDICATING A LENGTH OF AN INSTRUCTION OF A VARIABLE LENGTH INSTRUCTION SET
    7.
    发明申请
    INDICATING A LENGTH OF AN INSTRUCTION OF A VARIABLE LENGTH INSTRUCTION SET 有权
    指示可变长度指令集的长度

    公开(公告)号：US20130262771A1

    公开(公告)日：2013-10-03

    申请号：US13994695

    申请日：2011-12-29

    申请人： Santiago Galan ,  Roger Espasa ,  Julio Gago ,  Jose Gonzalez

    发明人： Santiago Galan ,  Roger Espasa ,  Julio Gago ,  Jose Gonzalez

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0875 ,  G06F9/30152 ,  G06F9/3017 ,  G06F9/382

    摘要： Some implementations disclosed herein provide techniques and arrangements for indicating a length of an instruction from an instruction set that has variable length instructions. A plurality of bytes that include an instruction may be read from an instruction cache based on a logical instruction pointer. A determination is made whether a first byte of the plurality of bytes identifies a length of the instruction. In response to detecting that the first byte of the plurality of bytes identifies the length of the instruction, the instruction is read from the plurality of bytes based on the length of the instruction.

    摘要翻译： 这里公开的一些实施例提供了用于指示来自具有可变长度指令的指令集的指令的长度的技术和布置。 可以基于逻辑指令指针从指令高速缓存读取包括指令的多个字节。 确定多个字节中的第一字节是否识别指令的长度。 响应于检测到多个字节的第一字节识别指令的长度，基于指令的长度从多个字节读取指令。

    SHARING TLB MAPPINGS BETWEEN CONTEXTS
    9.
    发明申请
    SHARING TLB MAPPINGS BETWEEN CONTEXTS 有权
    共享对象之间的TLB映射

    公开(公告)号：US20140223141A1

    公开(公告)日：2014-08-07

    申请号：US13997789

    申请日：2011-12-29

    申请人： Jonathan D. Combs ,  Jason W. Brandt ,  Benjamin C. Chaffin ,  Julio Gago ,  Andrew F. Glew

    发明人： Jonathan D. Combs ,  Jason W. Brandt ,  Benjamin C. Chaffin ,  Julio Gago ,  Andrew F. Glew

    IPC分类号： G06F9/38

    CPC分类号： G06F9/3814 ,  G06F9/3851 ,  G06F12/0842 ,  G06F12/1036 ,  G06F2212/1024 ,  G06F2212/657

    摘要： In some implementations, a processor may include a data structure, such as a translation lookaside buffer, that includes an entry containing first mapping information having a virtual address and a first context associated with a first thread. Control logic may receive a request for second mapping information having the virtual address and a second context associated with a second thread. The control logic may determine whether the second mapping information associated with the second context is equivalent to the first mapping information in the entry of the data structure. If the second mapping information is equivalent to the first mapping information, the control logic may associate the second thread with the first mapping information contained in the entry of the data structure to share the entry between the first thread and the second thread.

    摘要翻译： 在一些实现中，处理器可以包括诸如翻译后备缓冲器的数据结构，其包括包含具有虚拟地址的第一映射信息和与第一线程相关联的第一上下文的条目。 控制逻辑可以接收对具有虚拟地址的第二映射信息和与第二线程相关联的第二上下文的请求。 控制逻辑可以确定与第二上下文相关联的第二映射信息是否等于数据结构条目中的第一映射信息。 如果第二映射信息等同于第一映射信息，则控制逻辑可以将第二线程与数据结构条目中包含的第一映射信息相关联，以共享第一线程和第二线程之间的条目。