公开(公告)号：US20050051820A1

公开(公告)日：2005-03-10

申请号：US10659136

申请日：2003-09-10

申请人： George Stojakovic ,  Rajiv Ranade ,  Ihar Kasko ,  Joachim Nuetzel ,  Keith Milkove ,  Russell Allen ,  Young Lee ,  Kim Lee

发明人： George Stojakovic ,  Rajiv Ranade ,  Ihar Kasko ,  Joachim Nuetzel ,  Keith Milkove ,  Russell Allen ,  Young Lee ,  Kim Lee

IPC分类号： G11C11/22 ,  H01L21/00 ,  H01L27/22 ,  H01L29/76 ,  H01L31/062 ,  H01L31/119 ,  H01L43/08 ,  H01L43/12

CPC分类号： G11C11/22 ,  H01L27/222 ,  H01L43/12

摘要： A method of fabricating a magnetic tunnel junction (MTJ) device is provided. A patterned hard mask is oxidized to form a surface oxide thereon. An MTJ stack is etched in alignment with the patterned hard mask after the oxidizing of the patterned hard mask. Preferably, the MTJ stack etch recipe includes chlorine and oxygen. Etch selectivity between the hard mask and the MTJ stack is improved.

摘要翻译： 提供了一种制造磁性隧道结（MTJ）装置的方法。 图案化的硬掩模被氧化以在其上形成表面氧化物。 在图案化的硬掩模的氧化之后，将MTJ堆叠与图案化的硬掩模对准地蚀刻。 优选地，MTJ堆叠蚀刻配方包括氯和氧。 硬掩模和MTJ叠层之间的蚀刻选择性得到改善。

公开(公告)号：US07087438B2

公开(公告)日：2006-08-08

申请号：US10898858

申请日：2004-07-26

申请人： Ihar Kasko ,  Kia-Seng Low ,  John P. Hummel

发明人： Ihar Kasko ,  Kia-Seng Low ,  John P. Hummel

IPC分类号： H01L21/00

CPC分类号： H01L43/12 ,  H01L27/222

摘要： The invention relates to a method of encapsulating conductive lines of semiconductor devices and a structure thereof. An encapsulating protective material, such as TaN, Ta, Ti, TiN, or combinations thereof is disposed over conductive lines of a semiconductor device. The encapsulating protective material protects the conductive lines from harsh etch chemistries when a subsequently deposited material layer is patterned and etched. The encapsulating protective material is conductive and may be left remaining in the completed semiconductor device. The encapsulating material is patterned using a masking material, and processing of the semiconductor device is then continued. The masking material may be left remaining in the structure as part of a subsequently deposited insulating material layer.

摘要翻译： 本发明涉及一种封装半导体器件的导线的方法及其结构。 在半导体器件的导线上设置有诸如TaN，Ta，Ti，TiN或其组合的封装保护材料。 当后续沉积的材料层被图案化和蚀刻时，封装保护材料保护导电线免受苛刻蚀刻化学物质的影响。 封装保护材料是导电的，并且可以保留在完成的半导体器件中。 使用掩模材料对封装材料进行图案化，然后继续加工半导体器件。 掩模材料可以留在结构中作为随后沉积的绝缘材料层的一部分。

公开(公告)号：US07374952B2

公开(公告)日：2008-05-20

申请号：US10870756

申请日：2004-06-17

申请人： Ihar Kasko ,  Sivananda K. Kanakasabapathy ,  Gregory Costrini

发明人： Ihar Kasko ,  Sivananda K. Kanakasabapathy ,  Gregory Costrini

IPC分类号： H01L21/00

CPC分类号： H01L43/12 ,  H01L27/228

摘要： Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof. At least the top magnetic material layer of a magnetic stack is patterned using a hard mask, and a conformal insulating material is deposited over the patterned top magnetic material layer and hard mask. The conformal insulating material is anisotropically etched to remove the conformal insulating material over vertical sidewalls of at least the patterned top magnetic material layer and the hard mask. The remaining conformal insulating material comprises a sidewall spacer hard mask that is used as a mask to pattern the remaining material layers of the magnetic stack. The sidewall spacer hard mask may be left remaining in the magnetic memory cell structure.

摘要翻译： 图案化磁性存储单元的磁性堆叠的方法及其结构。 至少使用硬掩模对磁性堆叠的顶部磁性材料层进行构图，并且在图案化的顶部磁性材料层和硬掩模上沉积保形绝缘材料。 各向异性蚀刻保形绝缘材料，以在至少图案化的顶部磁性材料层和硬掩模的垂直侧壁上去除保形绝缘材料。 剩余的共形绝缘材料包括侧壁间隔物硬掩模，其用作掩模以对磁性堆叠的剩余材料层进行图案化。 侧壁间隔物硬掩模可以留在磁存储单元结构中。

公开(公告)号：US20050079683A1

公开(公告)日：2005-04-14

申请号：US10605604

申请日：2003-10-13

申请人： Chandrasekhar Sarma ,  Sivananda Kanakasabapathy ,  Ihar Kasko ,  Greg Costrini ,  John Hummel ,  Michael Gaidis

发明人： Chandrasekhar Sarma ,  Sivananda Kanakasabapathy ,  Ihar Kasko ,  Greg Costrini ,  John Hummel ,  Michael Gaidis

IPC分类号： G03F9/00 ,  H01L21/76 ,  H01L23/544 ,  H01L27/22

CPC分类号： H01L27/222 ,  G03F9/7076 ,  G03F9/708 ,  G03F9/7084 ,  H01L23/544 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for aligning an opaque, active device in a semiconductor structure includes forming an opaque layer over an optically transparent layer formed on a lower metallization level, the lower metallization level including one or more alignment marks formed therein. A portion of the opaque layer is patterned and opened corresponding to the location of the one or more alignment marks in the lower metallization level so as to render the one or more alignment marks optically visible. The opaque layer is then patterned with respect to the lower metallization level, using the optically visible one or more alignment marks.

摘要翻译： 用于对准半导体结构中的不透明有源器件的方法包括在形成在下金属化层上的光学透明层上形成不透明层，所述下金属化层包括其中形成的一个或多个对准标记。 对应于下部金属化水平中的一个或多个对准标记的位置，对不透明层的一部分进行图案化和打开，以便使一个或多个对准标记光学可见。 然后使用光学可见的一个或多个对准标记，相对于较低的金属化水平对不透明层进行图案化。

公开(公告)号：US07272028B2

公开(公告)日：2007-09-18

申请号：US11138643

申请日：2005-05-27

申请人： Ihar Kasko

发明人： Ihar Kasko

IPC分类号： G11C5/08

CPC分类号： H01L27/228 ,  B82Y10/00

摘要： A magnetoresistive memory cell includes N magnetoresistive elements conductively connected in series (where N is an integer greater than or equal to two). The magnetoresistive elements, respectively, are positioned between at least two adjacent conductive lines. At least one of the conductive lines is a partially split conductive line having at least one slit portion encompassing an interconnect running therethrough and connected to at least one adjacent magnetoresistive element.

摘要翻译： 磁阻存储单元包括串联导电连接的N个磁阻元件（其中N是大于或等于2的整数）。 磁阻元件分别位于至少两个相邻导电线之间。 导电线中的至少一个是部分分裂的导线，其具有至少一个狭缝部分，该狭缝部分包围穿过其中并且连接到至少一个相邻磁阻元件的互连。

公开(公告)号：US20060268600A1

公开(公告)日：2006-11-30

申请号：US11138643

申请日：2005-05-27

申请人： Ihar Kasko

发明人： Ihar Kasko

IPC分类号： G11C11/00

CPC分类号： H01L27/228 ,  B82Y10/00

摘要： A magnetoresistive memory cell includes N magnetoresistive elements conductively connected in series (where N is an integer greater than or equal to two). The magnetoresistive elements, respectively, are positioned between at least two adjacent conductive lines. At least one of the conductive lines is a partially split conductive line having at least one slit portion encompassing an interconnect running therethrough and connected to at least one adjacent magnetoresistive element.

摘要翻译： 磁阻存储单元包括串联导电连接的N个磁阻元件（其中N是大于或等于2的整数）。 磁阻元件分别位于至少两个相邻导电线之间。 导电线中的至少一个是部分分裂的导线，其具有至少一个狭缝部分，该狭缝部分包围穿过其中并且连接到至少一个相邻磁阻元件的互连。

公开(公告)号：US20060024923A1

公开(公告)日：2006-02-02

申请号：US10909599

申请日：2004-08-02

申请人： Chandrasekhar Sarma ,  Ihar Kasko

发明人： Chandrasekhar Sarma ,  Ihar Kasko

IPC分类号： H01L21/78

CPC分类号： H01L23/544 ,  H01L27/222 ,  H01L2223/5442 ,  H01L2223/54466 ,  H01L2223/5448 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming alignment marks on edge chips in a kerf region of a semiconductor workpiece. The alignment marks are formed in at least one material layer of the semiconductor device. The alignment marks are formed using a separate lithography mask, and may extend into lower layers, including the workpiece, of the semiconductor device. An opaque material layer is deposited, and depressions are formed in the opaque layer over the deep alignment mark trenches. The depressions in the opaque material layer are used to align a lithography process to open the opaque material layer over alignment marks in an underlying metallization layer. The alignment marks in the metallization layer are then used to align the lithography process used to pattern the opaque material layer.

摘要翻译： 在半导体工件的切口区域中的边缘芯片上形成对准标记的方法。 对准标记形成在半导体器件的至少一个材料层中。 对准标记使用单独的光刻掩模形成，并且可以延伸到半导体器件的下层（包括工件）。 沉积不透明材料层，并且在深对准标记沟槽上的不透明层中形成凹陷。 不透明材料层中的凹陷用于对准光刻工艺以在下面的金属化层中的对准标记之上打开不透明材料层。 然后使用金属化层中的对准标记对准用于图案不透明材料层的光刻工艺。

公开(公告)号：US20050280040A1

公开(公告)日：2005-12-22

申请号：US10870756

申请日：2004-06-17

申请人： Ihar Kasko ,  Sivanandha Kanakasabapathy ,  Gregory Costrini

发明人： Ihar Kasko ,  Sivanandha Kanakasabapathy ,  Gregory Costrini

IPC分类号： H01L21/335 ,  H01L27/22 ,  H01L29/76 ,  H01L43/12

CPC分类号： H01L43/12 ,  H01L27/228

摘要： Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof. At least the top magnetic material layer of a magnetic stack is patterned using a hard mask, and a conformal insulating material is deposited over the patterned top magnetic material layer and hard mask. The conformal insulating material is anisotropically etched to remove the conformal insulating material from horizontal surfaces of the device, leaving portions of the conformal insulating material over vertical sidewalls of at least the patterned top magnetic material layer and the hard mask. The remaining conformal insulating material comprises a sidewall spacer hard mask that is used as a mask to pattern the remaining material layers of the magnetic stack. The sidewall spacer hard mask may be left remaining in the magnetic memory cell structure.

摘要翻译： 图案化磁性存储单元的磁性堆叠的方法及其结构。 至少使用硬掩模对磁性堆叠的顶部磁性材料层进行构图，并且在图案化的顶部磁性材料层和硬掩模上沉积保形绝缘材料。 共形绝缘材料被各向异性地蚀刻以从装置的水平表面去除保形绝缘材料，从而将保形绝缘材料的一部分留在至少图案化的顶部磁性材料层和硬掩模的垂直侧壁上。 剩余的共形绝缘材料包括侧壁间隔物硬掩模，其用作掩模以对磁性堆叠的剩余材料层进行图案化。 侧壁间隔物硬掩模可以留在磁存储单元结构中。

公开(公告)号：US07442624B2

公开(公告)日：2008-10-28

申请号：US10909599

申请日：2004-08-02

申请人： Chandrasekhar Sarma ,  Ihar Kasko

发明人： Chandrasekhar Sarma ,  Ihar Kasko

IPC分类号： H01L21/46 ,  H01L21/78 ,  H01L21/301 ,  H01L21/76 ,  H01L21/311

CPC分类号： H01L23/544 ,  H01L27/222 ,  H01L2223/5442 ,  H01L2223/54466 ,  H01L2223/5448 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming alignment marks on edge chips in a kerf region of a semiconductor workpiece. The alignment marks are formed in at least one material layer of the semiconductor device. The alignment marks are formed using a separate lithography mask, and may extend into lower layers, including the workpiece, of the semiconductor device. An opaque material layer is deposited, and depressions are formed in the opaque layer over the deep alignment mark trenches. The depressions in the opaque material layer are used to align a lithography process to open the opaque material layer over alignment marks in an underlying metallization layer. The alignment marks in the metallization layer are then used to align the lithography process used to pattern the opaque material layer.

摘要翻译： 在半导体工件的切口区域中的边缘芯片上形成对准标记的方法。 对准标记形成在半导体器件的至少一个材料层中。 对准标记使用单独的光刻掩模形成，并且可以延伸到半导体器件的下层（包括工件）。 沉积不透明材料层，并且在深对准标记沟槽上的不透明层中形成凹陷。 不透明材料层中的凹陷用于对准光刻工艺以在下面的金属化层中的对准标记之上打开不透明材料层。 然后使用金属化层中的对准标记对准用于图案不透明材料层的光刻工艺。

公开(公告)号：US20060019431A1

公开(公告)日：2006-01-26

申请号：US10898858

申请日：2004-07-26

申请人： Ihar Kasko ,  Kia-Seng Low ,  John Hummel

发明人： Ihar Kasko ,  Kia-Seng Low ,  John Hummel

IPC分类号： H01L21/48

CPC分类号： H01L43/12 ,  H01L27/222

摘要： A method of encapsulating conductive lines of semiconductor devices and a structure thereof. An encapsulating protective material comprising TaN, Ta, Ti, TiN, or combinations thereof is disposed over conductive lines of a semiconductor device. The encapsulating protective material protects the conductive lines from harsh etch chemistries when a subsequently deposited material layer is patterned and etched. The encapsulating protective material is conductive and may be left remaining in the completed semiconductor device. The encapsulating material is patterned using a masking material, and processing of the semiconductor device is then continued. The masking material may be left remaining in the structure as part of a subsequently deposited insulating material layer.

摘要翻译： 一种封装半导体器件的导线的方法及其结构。 包含TaN，Ta，Ti，TiN或其组合的封装保护材料设置在半导体器件的导线上。 当后续沉积的材料层被图案化和蚀刻时，封装保护材料保护导电线免受苛刻蚀刻化学物质的影响。 封装保护材料是导电的，并且可以保留在完成的半导体器件中。 使用掩模材料对封装材料进行图案化，然后继续加工半导体器件。 掩模材料可以留在结构中作为随后沉积的绝缘材料层的一部分。