公开(公告)号：US20160181511A1

公开(公告)日：2016-06-23

申请号：US15057101

申请日：2016-02-29

申请人： HYUNGJOON KWON ,  SECHUNG OH ,  VLADIMIR URAZAEV ,  KEN TOKASHIKI ,  JONGCHUL PARK ,  Gwang-Hyun BAEK ,  Jaehun SEO ,  SANGMIN LEE

发明人： HYUNGJOON KWON ,  SECHUNG OH ,  VLADIMIR URAZAEV ,  KEN TOKASHIKI ,  JONGCHUL PARK ,  Gwang-Hyun BAEK ,  Jaehun SEO ,  SANGMIN LEE

IPC分类号： H01L43/02 ,  H01L27/22

CPC分类号： H01L43/08 ,  G11C11/161 ,  H01L27/222 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/2463 ,  H01L43/02 ,  H01L43/10 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148

摘要： Provided are semiconductor devices and methods of fabricating the same. The semiconductor device may include lower wires, upper wires crossing the lower wires, select elements provided at intersections between the lower and upper wires, and memory elements provided between the select elements and the upper wires. Each of the memory elements may include a lower electrode having a top width greater than a bottom width, and a data storage layer including a plurality of magnetic layers stacked on a top surface of the lower electrode and having a rounded edge.

摘要翻译： 提供半导体器件及其制造方法。 半导体器件可以包括下部布线，穿过下部布线的上部布线，在下部布线和上部布线之间的交叉处提供的选择元件以及设置在选择元件和上部布线之间的存储元件。 每个存储元件可以包括具有大于底部宽度的顶部宽度的下部电极，以及包括堆叠在下部电极的顶表面上并且具有圆形边缘的多个磁性层的数据存储层。

公开(公告)号：US20140124881A1

公开(公告)日：2014-05-08

申请号：US14070471

申请日：2013-11-01

申请人： HYUNGJOON KWON ,  SECHUNG OH ,  VLADIMIR URAZAEV ,  KEN TOKASHIKI ,  JONGCHUL PARK ,  Gwang-Hyun BAEK ,  Jaehun SEO ,  SANGMIN LEE

发明人： HYUNGJOON KWON ,  SECHUNG OH ,  VLADIMIR URAZAEV ,  KEN TOKASHIKI ,  JONGCHUL PARK ,  Gwang-Hyun BAEK ,  Jaehun SEO ,  SANGMIN LEE

IPC分类号： H01L43/02

CPC分类号： H01L43/08 ,  G11C11/161 ,  H01L27/222 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/2463 ,  H01L43/02 ,  H01L43/10 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148

摘要： Provided are semiconductor devices and methods of fabricating the same. The semiconductor device may include lower wires, upper wires crossing the lower wires, select elements provided at intersections between the lower and upper wires, and memory elements provided between the select elements and the upper wires. Each of the memory elements may include a lower electrode having a top width greater than a bottom width, and a data storage layer including a plurality of magnetic layers stacked on a top surface of the lower electrode and having a rounded edge.

摘要翻译： 提供半导体器件及其制造方法。 半导体器件可以包括下部布线，穿过下部布线的上部布线，在下部布线和上部布线之间的交叉处提供的选择元件以及设置在选择元件和上部布线之间的存储元件。 每个存储元件可以包括具有大于底部宽度的顶部宽度的下部电极，以及包括堆叠在下部电极的顶表面上并且具有圆形边缘的多个磁性层的数据存储层。

公开(公告)号：US20170062709A1

公开(公告)日：2017-03-02

申请号：US15180843

申请日：2016-06-13

申请人： Sang-Kuk KIM ,  Jong-Kyu KIM ,  Jongchul PARK ,  Inho KIM ,  Gwang-Hyun BAEK ,  Jung-Ik OH

发明人： Sang-Kuk KIM ,  Jong-Kyu KIM ,  Jongchul PARK ,  Inho KIM ,  Gwang-Hyun BAEK ,  Jung-Ik OH

IPC分类号： H01L43/12 ,  H01L43/10 ,  G11C11/16 ,  H01L43/08 ,  H01L43/02

CPC分类号： H01L43/12 ,  H01L43/02 ,  H01L43/08 ,  H01L43/10

摘要： A method for forming a pattern, the method including forming an etch target layer on a substrate; patterning the etch target layer to form patterns; and performing a pre-oxidation trim process a plurality of times, the pre-oxidation trim process including performing an oxidation process to form an insulating layer on a sidewall of each of the patterns; and performing a sputter etch process to remove at least a portion of the insulating layer.

摘要翻译： 一种用于形成图案的方法，所述方法包括在基底上形成蚀刻目标层; 图案化蚀刻目标层以形成图案; 并且进行预氧化修饰过程多次，所述预氧化修剪处理包括进行氧化处理以在每个图案的侧壁上形成绝缘层; 以及执行溅射蚀刻工艺以去除所述绝缘层的至少一部分。

公开(公告)号：US20170098759A1

公开(公告)日：2017-04-06

申请号：US15220719

申请日：2016-07-27

申请人： Jung-Ik OH ,  Jong-Kyu KIM ,  Jongchul PARK ,  Gwang-Hyun BAEK ,  Kyungrae BYUN ,  Hyun-Woo YANG

发明人： Jung-Ik OH ,  Jong-Kyu KIM ,  Jongchul PARK ,  Gwang-Hyun BAEK ,  Kyungrae BYUN ,  Hyun-Woo YANG

IPC分类号： H01L43/02 ,  H01L27/22 ,  H01L43/12 ,  H01L43/08 ,  H01L43/10

CPC分类号： H01L43/02 ,  H01L43/08 ,  H01L43/12

摘要： A semiconductor device includes a magnetic tunnel junction structure on a lower electrode, an intermediate electrode on the magnetic tunnel junction structure, and an upper electrode on the intermediate electrode, wherein the intermediate electrode includes a lower portion and an upper portion having a side surface profile different from that of the lower portion.