公开(公告)号：US08647943B2

公开(公告)日：2014-02-11

申请号：US13494693

申请日：2012-06-12

申请人： Hanhong Chen ,  Wim Y. Deweerd ,  Edward L Haywood ,  Sandra G Malhotra ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Wim Y. Deweerd ,  Edward L Haywood ,  Sandra G Malhotra ,  Hiroyuki Ode

IPC分类号： H01L21/8242

CPC分类号： H01L28/60 ,  H01L28/75

摘要： A metal oxide first electrode material for a MIM DRAM capacitor is formed wherein the first and/or second electrode materials or structures contain layers having one or more dopants up to a total doping concentration that will not prevent the electrode materials from crystallizing during a subsequent anneal step. Advantageously, the electrode doped with one or more of the dopants has a work function greater than about 5.0 eV. Advantageously, the electrode doped with one or more of the dopants has a resistivity less than about 1000 μΩ cm. Advantageously, the electrode materials are conductive molybdenum oxide.

摘要翻译： 形成用于MIM DRAM电容器的金属氧化物第一电极材料，其中第一和/或第二电极材料或结构包含具有一个或多个掺杂剂的层，直到总掺杂浓度，其将不会阻止电极材料在随后的退火期间结晶 步。 有利地，掺杂有一种或多种掺杂剂的电极具有大于约5.0eV的功函数。 有利地，掺杂有一种或多种掺杂剂的电极具有小于约1000μΩmΩ的电阻率。 有利地，电极材料是导电性氧化钼。

公开(公告)号：US08530348B1

公开(公告)日：2013-09-10

申请号：US13482573

申请日：2012-05-29

申请人： Sandra G. Malhotra ,  Hanhong Chen ,  Wim Y. Deweerd ,  Edward L. Haywood ,  Hiroyuki Ode ,  Gerald Richardson

发明人： Sandra G. Malhotra ,  Hanhong Chen ,  Wim Y. Deweerd ,  Edward L. Haywood ,  Hiroyuki Ode ,  Gerald Richardson

IPC分类号： H01L21/4763

CPC分类号： H01L29/92 ,  H01L28/75 ,  H01L28/92

摘要： A method for forming a capacitor stack is described. In some embodiments of the present invention, a first electrode structure is comprised of multiple materials. A first material is formed above the substrate. A portion of the first material is etched. A second material is formed above the first material. A portion of the second material is etched. Optionally, the first electrode structure receives an anneal treatment. A dielectric material is formed above the first electrode structure. Optionally, the dielectric material receives an anneal treatment. A second electrode material is formed above the dielectric material. Typically, the capacitor stack receives an anneal treatment.

摘要翻译： 描述形成电容器堆叠的方法。 在本发明的一些实施例中，第一电极结构由多种材料构成。 在基板上方形成第一材料。 蚀刻第一材料的一部分。 在第一材料上方形成第二材料。 蚀刻第二材料的一部分。 可选地，第一电极结构接受退火处理。 介电材料形成在第一电极结构之上。 可选地，电介质材料接受退火处理。 在电介质材料上方形成第二电极材料。 通常，电容器堆叠接收退火处理。

公开(公告)号：US20130330902A1

公开(公告)日：2013-12-12

申请号：US13494693

申请日：2012-06-12

申请人： Hanhong Chen ,  Wim Deweerd ,  Edward L. Haywood ,  Sandra G. Malhotra ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Wim Deweerd ,  Edward L. Haywood ,  Sandra G. Malhotra ,  Hiroyuki Ode

IPC分类号： H01L21/02

CPC分类号： H01L28/60 ,  H01L28/75

摘要： A metal oxide first electrode material for a MIM DRAM capacitor is formed wherein the first and/or second electrode materials or structures contain layers having one or more dopants up to a total doping concentration that will not prevent the electrode materials from crystallizing during a subsequent anneal step. Advantageously, the electrode doped with one or more of the dopants has a work function greater than about 5.0 eV. Advantageously, the electrode doped with one or more of the dopants has a resistivity less than about 1000 μΩ cm. Advantageously, the electrode materials are conductive molybdenum oxide.

摘要翻译： 形成用于MIM DRAM电容器的金属氧化物第一电极材料，其中第一和/或第二电极材料或结构包含具有一个或多个掺杂剂的层，直到总掺杂浓度，其将不会阻止电极材料在随后的退火期间结晶 步。 有利地，掺杂有一种或多种掺杂剂的电极具有大于约5.0eV的功函数。 有利地，掺杂有一种或多种掺杂剂的电极具有小于约1000μΩmΩ的电阻率。 有利地，电极材料是导电性氧化钼。

公开(公告)号：US08835273B2

公开(公告)日：2014-09-16

申请号：US13622947

申请日：2012-09-19

申请人： Hanhong Chen ,  Edward L Haywood ,  Sandra G Malhotra ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Edward L Haywood ,  Sandra G Malhotra ,  Hiroyuki Ode

IPC分类号： H01L21/02

CPC分类号： H01L29/92 ,  C23C16/45525 ,  H01L21/28562 ,  H01L28/65 ,  H01L28/75

摘要： A first electrode layer for a Metal-Insulator-Metal (MIM) DRAM capacitor is formed wherein the first electrode layer contains a conductive metal oxide formed using a high temperature, low pressure ALD process. The high temperature ALD process results in a layer with enhanced crystallinity, higher density, reduced shrinkage, and lower carbon contamination. The high temperature ALD process can be used for either or both the bottom electrode and the top electrode layers.

摘要翻译： 形成金属绝缘体金属（MIM）DRAM电容器的第一电极层，其中第一电极层含有使用高温低压ALD工艺形成的导电金属氧化物。 高温ALD工艺产生了具有增强的结晶度，较高密度，降低的收缩率和较低的碳污染的层。 高温ALD工艺可以用于底部电极和顶部电极层中的一个或两个。

公开(公告)号：US20140080284A1

公开(公告)日：2014-03-20

申请号：US13622947

申请日：2012-09-19

申请人： Hanhong Chen ,  Edward L. Haywood ,  Sandra G. Malhotra ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Edward L. Haywood ,  Sandra G. Malhotra ,  Hiroyuki Ode

IPC分类号： H01L21/02

CPC分类号： H01L29/92 ,  C23C16/45525 ,  H01L21/28562 ,  H01L28/65 ,  H01L28/75

摘要： A first electrode layer for a Metal-Insulator-Metal (MIM) DRAM capacitor is formed wherein the first electrode layer contains a conductive metal oxide formed using a high temperature, low pressure ALD process. The high temperature ALD process results in a layer with enhanced crystallinity, higher density, reduced shrinkage, and lower carbon contamination. The high temperature ALD process can be used for either or both the bottom electrode and the top electrode layers.

摘要翻译： 形成金属绝缘体金属（MIM）DRAM电容器的第一电极层，其中第一电极层含有使用高温低压ALD工艺形成的导电金属氧化物。 高温ALD工艺产生了具有增强的结晶度，较高密度，降低的收缩率和较低的碳污染的层。 高温ALD工艺可以用于底部电极和顶部电极层中的一个或两个。

公开(公告)号：US08772123B2

公开(公告)日：2014-07-08

申请号：US13237065

申请日：2011-09-20

申请人： Hanhong Chen ,  Sandra G. Malhotra ,  Wim Deweerd ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Sandra G. Malhotra ,  Wim Deweerd ,  Hiroyuki Ode

IPC分类号： H01L21/20

CPC分类号： H01L28/40 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/0228 ,  H01L27/1085 ,  H01L28/60

摘要： A method for forming a DRAM MIM capacitor stack having low leakage current and low EOT involves the use of an compound high k dielectric material. The dielectric material further comprises a dopant. One component of the compound high k dielectric material is present in a concentration between about 30 atomic % and about 80 atomic % and more preferably between about 40 atomic % and about 60 atomic %. In some embodiments, the compound high k dielectric material comprises an alloy of TiO2 and ZrO2 and further comprises a dopant of Al2O3. In some embodiments, the compound high k dielectric material comprises an admixture of TiO2 and HfO2 and further comprises a dopant of Al2O3.

摘要翻译： 用于形成具有低漏电流和低EOT的DRAM MIM电容器堆叠的方法涉及使用复合高k电介质材料。 电介质材料还包括掺杂剂。 复合高k介电材料的一个组分以约30原子％至约80原子％，更优选约40原子％至约60原子％的浓度存在。 在一些实施方案中，化合物高k介电材料包含TiO 2和ZrO 2的合金，并且还包含Al 2 O 3的掺杂剂。 在一些实施方案中，化合物高k介电材料包含TiO 2和HfO 2的混合物，并且还包含Al 2 O 3的掺杂剂。

公开(公告)号：US08809160B2

公开(公告)日：2014-08-19

申请号：US13334618

申请日：2011-12-22

申请人： Hanhong Chen ,  Edward Haywood ,  Pragati Kumar ,  Sandra G Malhotra ,  Xiangxin Rui

发明人： Hanhong Chen ,  Edward Haywood ,  Pragati Kumar ,  Sandra G Malhotra ,  Xiangxin Rui

IPC分类号： H01L21/20 ,  H01L21/31 ,  H01L21/02 ,  H01L49/02

CPC分类号： H01L28/40 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/0228 ,  H01L28/56 ,  H01L28/60

摘要： This disclosure provides a method of fabricating a semiconductor stack and associated device, such as a capacitor or DRAM cell. In such a device, a high-K zirconia-based layer may be used as the primary dielectric together with a relatively inexpensive metal electrode based on titanium nitride. To prevent corruption of the electrode during device formation, a thin barrier layer can be used seal the electrode prior to the use of a high temperature process and a (high-concentration or dosage) ozone reagent (i.e., to create a high-K zirconia-based layer). In some embodiments, the barrier layer can also be zirconia-based, for example, a thin layer of doped or un-doped amorphous zirconia. Fabrication of a device in this manner facilitates formation of a device with dielectric constant of greater than 40 based on zirconia and titanium nitride, and generally helps produce less costly, increasingly dense DRAM cells and other semiconductor structures.

摘要翻译： 本公开提供了制造半导体堆叠和相关联的器件（诸如电容器或DRAM单元）的方法。 在这种器件中，高K氧化锆基层可以与基于氮化钛的相对廉价的金属电极一起用作主要电介质。 为了防止在器件形成期间电极的损坏，可以使用薄的阻挡层，在使用高温工艺和（高浓度或剂量）的臭氧试剂之前密封电极（即，产生高K氧化锆 基层）。 在一些实施例中，阻挡层也可以是基于氧化锆的，例如掺杂或未掺杂的无定形氧化锆的薄层。 以这种方式制造器件有助于基于氧化锆和氮化钛形成具有大于40的介电常数的器件，并且通常有助于产生更便宜的，越来越致密的DRAM电池和其它半导体结构。

公开(公告)号：US08853049B2

公开(公告)日：2014-10-07

申请号：US13238349

申请日：2011-09-21

申请人： Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode ,  Xiangxin Rui

发明人： Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode ,  Xiangxin Rui

IPC分类号： H01L21/20 ,  H01L49/02 ,  H01L27/108

CPC分类号： H01L28/40 ,  H01L27/1085 ,  H01L28/60

摘要： A method for forming a DRAM MIM capacitor stack having low leakage current and low EOT involves the use of a first electrode that serves as a template for promoting the high k phase of a subsequently deposited first dielectric layer. The first high k dielectric layer comprises a doped material that can be crystallized after a subsequent annealing treatment. An amorphous, doped high k second dielectric material is form on the first dielectric layer. The dopant concentration and the thickness of the second dielectric layer are chosen such that the second dielectric layer remains amorphous after a subsequent annealing treatment. A second electrode layer compatible with the second dielectric layer is formed on the second dielectric layer.

摘要翻译： 用于形成具有低漏电流和低EOT的DRAM MIM电容器堆叠的方法涉及使用用作促进随后沉积的第一介电层的高k相的模板的第一电极。 第一高k电介质层包括可以在随后的退火处理后结晶的掺杂材料。 在第一介电层上形成非晶掺杂的高k第二介电材料。 选择掺杂剂浓度和第二介电层的厚度，使得第二电介质层在随后的退火处理之后保持无定形。 与第二电介质层相容的第二电极层形成在第二电介质层上。

公开(公告)号：US08813325B2

公开(公告)日：2014-08-26

申请号：US13084666

申请日：2011-04-12

申请人： Karthik Ramani ,  Nobumichi Fuchigami ,  Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode

发明人： Karthik Ramani ,  Nobumichi Fuchigami ,  Wim Deweerd ,  Hanhong Chen ,  Hiroyuki Ode

IPC分类号： H01G7/00 ,  H01G4/12 ,  H01G4/33 ,  H01L49/02

CPC分类号： H01L28/40 ,  H01G4/1218 ,  H01G4/33 ,  H01L28/60 ,  H01L28/75 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T29/49002

摘要： A method for fabricating a dynamic random access memory (DRAM) capacitor stack is disclosed wherein the stack includes a first electrode, a dielectric layer, and a second electrode. The first electrode is formed from a conductive binary metal compound and the conductive binary metal compound is annealed in a reducing atmosphere to promote the formation of a desired crystal structure. The binary metal compound may be a metal oxide. Annealing the metal oxide (i.e. molybdenum oxide) in a reducing atmosphere may result in the formation of a first electrode material (i.e. MoO2) with a rutile-phase crystal structure. This facilitates the formation of the rutile-phase crystal structure when TiO2 is used as the dielectric layer. The rutile-phase of TiO2 has a higher k value than the other possible crystal structures of TiO2 resulting in improved performance of the DRAM capacitor.

摘要翻译： 公开了一种用于制造动态随机存取存储器（DRAM）电容器堆叠的方法，其中堆叠包括第一电极，电介质层和第二电极。 第一电极由导电二元金属化合物形成，导电二元金属化合物在还原气氛中退火以促进所需晶体结构的形成。 二元金属化合物可以是金属氧化物。 在还原气氛中退火金属氧化物（即氧化钼）可导致形成具有金红石相晶体结构的第一电极材料（即MoO 2）。 当使用TiO 2作为电介质层时，这有助于金红石相晶体结构的形成。 TiO 2的金红石相具有比其他可能的TiO 2晶体结构更高的k值，从而改善了DRAM电容器的性能。

公开(公告)号：US08349696B1

公开(公告)日：2013-01-08

申请号：US13195528

申请日：2011-08-01

申请人： Hanhong Chen ,  Hiroyuki Ode

发明人： Hanhong Chen ,  Hiroyuki Ode

IPC分类号： H01L21/20

CPC分类号： H01L28/65 ,  H01L27/10805 ,  H01L28/75

摘要： A bilayer second electrode for a MIM DRAM capacitor is formed wherein the layer of the electrode that is in contact with the dielectric layer (i.e. bottom layer) has a composition that is resistant to oxidation during subsequent anneal steps and have rutile templating capability. Examples include SnO2 and RuO2. The capacitor stack including the bottom layer is subjected to a PMA treatment to reduce the oxygen vacancies in the dielectric layer and reduce the interface states at the dielectric/second electrode interface. The other component of the bilayer (i.e. top layer) is a high work function, high conductivity metal or conductive metal compound.