公开(公告)号：US08691652B2

公开(公告)日：2014-04-08

申请号：US13463809

申请日：2012-05-03

申请人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen

发明人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66795

摘要： A semiconductor process includes the following steps. A fin-shaped structure is formed on a substrate. A gate structure and a cap layer are formed, wherein the gate structure is disposed across parts of the fin-shaped structure and parts of the substrate, the cap layer is on the gate structure, and the cap layer includes a first cap layer on the gate structure and a second cap layer on the first cap layer. A spacer material is formed to entirely cover the second cap layer, the fin-shaped structure and the substrate. The spacer material is etched, so that the sidewalls of the second cap layer are exposed and a spacer is formed beside the gate structure. The second cap layer is removed.

摘要翻译： 半导体工艺包括以下步骤。 在基板上形成翅片状结构。 形成栅极结构和盖层，其中栅极结构设置在鳍状结构的一部分和基板的一部分之间，盖层在栅极结构上，并且盖层包括第一盖层 栅极结构和第一盖层上的第二盖层。 形成间隔材料以完全覆盖第二盖层，鳍状结构和基底。 间隔物材料被蚀刻，使得第二盖层的侧壁被暴露，并且在栅极结构旁边形成间隔物。 第二盖层被去除。

公开(公告)号：US08524608B1

公开(公告)日：2013-09-03

申请号：US13456245

申请日：2012-04-26

申请人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen ,  Meng-Chun Lee

发明人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen ,  Meng-Chun Lee

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/0337 ,  H01L21/28123 ,  H01L21/3086 ,  H01L21/32139

摘要： The present invention provides a method for fabricating a patterned structure in a semiconductor device, which includes the following processes. First, a target layer, a first mask and a first patterned mask are sequentially formed on a substrate. Then, a first etching process is performed to form a plurality of characteristic structures on the substrate, wherein each of the characteristic structures comprises a patterned first mask and a patterned target layer. A second patterned mask is formed on the substrate, wherein the second patterned mask covers a portion of the characteristic structures and exposes a predetermined region. A second etching process is performed to fully eliminate the characteristic structures within the predetermined region. Finally, a third etching process is performed to fully eliminate the target layer not covered by the patterned first mask.

摘要翻译： 本发明提供一种在半导体器件中制造图案化结构的方法，其包括以下处理。 首先，在基板上依次形成目标层，第一掩模和第一图案化掩模。 然后，执行第一蚀刻工艺以在衬底上形成多个特征结构，其中每个特征结构包括图案化的第一掩模和图案化目标层。 第二图案化掩模形成在衬底上，其中第二图案化掩模覆盖特征结构的一部分并暴露预定区域。 执行第二蚀刻处理以完全消除预定区域内的特征结构。 最后，执行第三蚀刻处理以完全消除未被图案化的第一掩模覆盖的目标层。

公开(公告)号：US20130093062A1

公开(公告)日：2013-04-18

申请号：US13276306

申请日：2011-10-18

申请人： Ying-Chih Lin ,  Hsuan-Hsu Chen ,  Jiunn-Hsiung Liao ,  Lung-En Kuo

发明人： Ying-Chih Lin ,  Hsuan-Hsu Chen ,  Jiunn-Hsiung Liao ,  Lung-En Kuo

IPC分类号： H01L29/02 ,  H01L21/302

CPC分类号： H01L21/311 ,  H01L21/3083 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/7851

摘要： A semiconductor structure includes a substrate, a recess and a material. The recess is located in the substrate, wherein the recess has an upper part and a lower part. The minimum width of the upper part is larger than the maximum width of the lower part. The material is located in the recess.

摘要翻译： 半导体结构包括基板，凹部和材料。 凹部位于基板中，其中凹部具有上部和下部。 上部的最小宽度大于下部的最大宽度。 材料位于凹槽中。

公开(公告)号：US20130295738A1

公开(公告)日：2013-11-07

申请号：US13463809

申请日：2012-05-03

申请人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen

发明人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen

IPC分类号： H01L21/336

CPC分类号： H01L29/66795

摘要： A semiconductor process includes the following steps. A fin-shaped structure is formed on a substrate. A gate structure and a cap layer are formed, wherein the gate structure is disposed across parts of the fin-shaped structure and parts of the substrate, the cap layer is on the gate structure, and the cap layer includes a first cap layer on the gate structure and a second cap layer on the first cap layer. A spacer material is formed to entirely cover the second cap layer, the fin-shaped structure and the substrate. The spacer material is etched, so that the sidewalls of the second cap layer are exposed and a spacer is formed beside the gate structure. The second cap layer is removed.

摘要翻译： 半导体工艺包括以下步骤。 在基板上形成翅片状结构。 形成栅极结构和盖层，其中栅极结构设置在鳍状结构的一部分和基板的一部分之间，盖层在栅极结构上，并且盖层包括第一盖层 栅极结构和第一盖层上的第二盖层。 形成间隔材料以完全覆盖第二盖层，鳍状结构和基底。 间隔物材料被蚀刻，使得第二盖层的侧壁被暴露，并且在栅极结构旁边形成间隔物。 第二盖层被去除。

公开(公告)号：US20090081817A1

公开(公告)日：2009-03-26

申请号：US11860792

申请日：2007-09-25

申请人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Min-Chieh Yang

发明人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Min-Chieh Yang

IPC分类号： H01L21/66

CPC分类号： H01L21/76224 ,  H01L22/26

摘要： A patterning method is provided. In the patterning method, a film is formed on a substrate and a pre-layer information is measured. Next, an etching process is performed to etch the film. The etching process includes a main etching step, an etching endpoint detection step, an extension etching step and an over etching step. An extension etching time for performing the extension etching step is set within 10 seconds based on a predetermined correlation between an extension etching time and the pre-layer information, so as to achieve a required film profile.

摘要翻译： 提供了图案化方法。 在图案化方法中，在基板上形成膜，并测量预层信息。 接下来，进行蚀刻处理以蚀刻该膜。 蚀刻工艺包括主蚀刻步骤，蚀刻终点检测步骤，延伸蚀刻步骤和过蚀刻步骤。 基于预定的延长蚀刻时间和预层信息之间的相关性，在10秒钟内设定用于进行延长蚀刻步骤的延长蚀刻时间，以便获得所需的膜轮廓。

公开(公告)号：US07851370B2

公开(公告)日：2010-12-14

申请号：US11860792

申请日：2007-09-25

申请人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Min-Chieh Yang

发明人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Min-Chieh Yang

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/76224 ,  H01L22/26

摘要： A patterning method is provided. In the patterning method, a film is formed on a substrate and a pre-layer information is measured. Next, an etching process is performed to etch the film. The etching process includes a main etching step, an etching endpoint detection step, an extension etching step and an over etching step. An extension etching time for performing the extension etching step is set within 10 seconds based on a predetermined correlation between an extension etching time and the pre-layer information, so as to achieve a required film profile.

摘要翻译： 提供了图案化方法。 在图案化方法中，在基板上形成膜，并测量预层信息。 接下来，进行蚀刻处理以蚀刻该膜。 蚀刻工艺包括主蚀刻步骤，蚀刻终点检测步骤，延伸蚀刻步骤和过蚀刻步骤。 基于预定的延长蚀刻时间和预层信息之间的相关性，在10秒钟内设置用于进行延长蚀刻步骤的延长蚀刻时间，以获得所需的膜轮廓。

公开(公告)号：US20090045456A1

公开(公告)日：2009-02-19

申请号：US11837746

申请日：2007-08-13

申请人： Hsuan-Hsu Chen ,  Hsin-Chi Chen ,  Jiunn-Hsiung Liao

发明人： Hsuan-Hsu Chen ,  Hsin-Chi Chen ,  Jiunn-Hsiung Liao

IPC分类号： H01L31/0312 ,  H01L21/336 ,  H01L29/76

CPC分类号： H01L29/7848 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3083 ,  H01L21/3085 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7833

摘要： A method of fabricating a semiconductor device is provided. The method includes forming a gate structure on a substrate. The gate structure includes a patterned gate dielectric layer, a patterned gate conductor layer, a cap layer and a spacer. Next, a first and a second recesses are formed in the substrate on the two sides of the gate structure. Thereafter, a protection layer is formed on the bottom surfaces of the first and the second recesses, and then a etching process is performed to laterally enlarge first and the second recesses towards the direction of the gate structure. Thereafter, a material layer is respectively formed in the first recess and the second recess. Afterward, two source/drain contact regions are respectively formed in the material layers of the first recess and the second recess.

摘要翻译： 提供一种制造半导体器件的方法。 该方法包括在衬底上形成栅极结构。 栅极结构包括图案化栅极介电层，图案化栅极导体层，盖层和间隔物。 接下来，在栅极结构的两侧上的基板中形成第一和第二凹部。 此后，在第一凹部和第二凹部的底面上形成保护层，然后进行蚀刻处理，以朝向栅极结构的方向横向放大第一凹部和第二凹部。 此后，在第一凹部和第二凹部中分别形成材料层。 之后，在第一凹部和第二凹部的材料层中分别形成两个源极/漏极接触区域。

公开(公告)号：US08704294B2

公开(公告)日：2014-04-22

申请号：US13158479

申请日：2011-06-13

申请人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chan-Lon Yang ,  Guang-Yaw Hwang ,  Shin-Chi Chen ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Chia-Wen Liang

发明人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chan-Lon Yang ,  Guang-Yaw Hwang ,  Shin-Chi Chen ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Chia-Wen Liang

IPC分类号： H01L29/66

CPC分类号： H01L29/78 ,  H01L21/823842 ,  H01L21/82385 ,  H01L29/66545

摘要： A method of manufacturing a semiconductor device having metal gate includes providing a substrate having a first transistor and a second transistor formed thereon, the first transistor having a first gate trench formed therein, forming a first work function metal layer in the first gate trench, forming a sacrificial masking layer in the first gate trench, removing a portion of the sacrificial masking layer to expose a portion of the first work function metal layer, removing the exposed first function metal layer to form a U-shaped work function metal layer in the first gate trench, and removing the sacrificial masking layer. The first transistor includes a first conductivity type and the second transistor includes a second conductivity type. The first conductivity type and the second conductivity type are complementary.

摘要翻译： 一种制造具有金属栅极的半导体器件的方法包括：提供具有形成在其上的第一晶体管和第二晶体管的衬底，所述第一晶体管具有形成在其中的第一栅极沟槽，在所述第一栅极沟槽中形成第一功函数金属层， 在第一栅极沟槽中的牺牲掩模层，去除牺牲掩模层的一部分以暴露第一功函数金属层的一部分，去除暴露的第一功能金属层，以在第一栅极沟槽中的第一栅极沟槽中形成U形功函数金属层 栅极沟槽，以及去除牺牲掩模层。 第一晶体管包括第一导电类型，第二晶体管包括第二导电类型。 第一导电类型和第二导电类型是互补的。

公开(公告)号：US08673544B2

公开(公告)日：2014-03-18

申请号：US13431945

申请日：2012-03-27

申请人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

发明人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

IPC分类号： G03F7/26

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338

摘要： A method for forming openings is provided. First, a substrate with a silicon-containing photo resist layer thereon is provided. Second, a first photo resist pattern is formed on the silicon-containing photo resist layer. Later, a first etching procedure is carried out on the silicon-containing photo resist layer to form a plurality of first openings by using the first photo resist pattern as an etching mask. Next, a second photo resist pattern is formed on the silicon-containing photo resist layer. Then, a second etching procedure is carried out on the silicon-containing photo resist layer to form a plurality of second openings by using the second photo resist pattern as an etching mask.

摘要翻译： 提供一种形成开口的方法。 首先，提供其上具有含硅光刻胶层的基板。 其次，在含硅光致抗蚀剂层上形成第一光刻胶图案。 然后，通过使用第一光致抗蚀剂图案作为蚀刻掩模，在含硅光致抗蚀剂层上进行第一蚀刻步骤以形成多个第一开口。 接下来，在含硅光致抗蚀剂层上形成第二光致抗蚀剂图案。 然后，通过使用第二光致抗蚀剂图案作为蚀刻掩模，在含硅光致抗蚀剂层上进行第二蚀刻步骤以形成多个第二开口。

公开(公告)号：US20140073104A1

公开(公告)日：2014-03-13

申请号：US13609213

申请日：2012-09-10

申请人： Chieh-Te Chen ,  Yi-Po Lin ,  Jiunn-Hsiung Liao ,  Feng-Yi Chang ,  Shang-Yuan Tsai

发明人： Chieh-Te Chen ,  Yi-Po Lin ,  Jiunn-Hsiung Liao ,  Feng-Yi Chang ,  Shang-Yuan Tsai

IPC分类号： H01L21/336

CPC分类号： H01L21/76816 ,  H01L21/31144 ,  H01L21/76895 ,  H01L2924/0002 ,  H01L2924/00

摘要： A manufacturing method of a semiconductor device is disclosed in the present invention. First, at least one gate structure and plurality of source/drain regions on a substrate are formed, a dielectric layer is then formed on the substrate, a first contact hole and a second contact hole are formed in the dielectric layer, respectively on the gate structure and the source/drain region, and a third contact hole is formed in the dielectric layer, wherein the third contact hole overlaps the first contact hole and the second contact hole.

摘要翻译： 在本发明中公开了一种半导体器件的制造方法。 首先，在衬底上形成至少一个栅极结构和多个源极/漏极区域，然后在衬底上形成电介质层，在电介质层中分别在栅极上形成第一接触孔和第二接触孔 结构和源极/漏极区，以及在电介质层中形成第三接触孔，其中第三接触孔与第一接触孔和第二接触孔重叠。