公开(公告)号：US08524608B1

公开(公告)日：2013-09-03

申请号：US13456245

申请日：2012-04-26

申请人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen ,  Meng-Chun Lee

发明人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen ,  Meng-Chun Lee

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/0337 ,  H01L21/28123 ,  H01L21/3086 ,  H01L21/32139

摘要： The present invention provides a method for fabricating a patterned structure in a semiconductor device, which includes the following processes. First, a target layer, a first mask and a first patterned mask are sequentially formed on a substrate. Then, a first etching process is performed to form a plurality of characteristic structures on the substrate, wherein each of the characteristic structures comprises a patterned first mask and a patterned target layer. A second patterned mask is formed on the substrate, wherein the second patterned mask covers a portion of the characteristic structures and exposes a predetermined region. A second etching process is performed to fully eliminate the characteristic structures within the predetermined region. Finally, a third etching process is performed to fully eliminate the target layer not covered by the patterned first mask.

摘要翻译： 本发明提供一种在半导体器件中制造图案化结构的方法，其包括以下处理。 首先，在基板上依次形成目标层，第一掩模和第一图案化掩模。 然后，执行第一蚀刻工艺以在衬底上形成多个特征结构，其中每个特征结构包括图案化的第一掩模和图案化目标层。 第二图案化掩模形成在衬底上，其中第二图案化掩模覆盖特征结构的一部分并暴露预定区域。 执行第二蚀刻处理以完全消除预定区域内的特征结构。 最后，执行第三蚀刻处理以完全消除未被图案化的第一掩模覆盖的目标层。

公开(公告)号：US08691652B2

公开(公告)日：2014-04-08

申请号：US13463809

申请日：2012-05-03

申请人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen

发明人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66795

摘要： A semiconductor process includes the following steps. A fin-shaped structure is formed on a substrate. A gate structure and a cap layer are formed, wherein the gate structure is disposed across parts of the fin-shaped structure and parts of the substrate, the cap layer is on the gate structure, and the cap layer includes a first cap layer on the gate structure and a second cap layer on the first cap layer. A spacer material is formed to entirely cover the second cap layer, the fin-shaped structure and the substrate. The spacer material is etched, so that the sidewalls of the second cap layer are exposed and a spacer is formed beside the gate structure. The second cap layer is removed.

摘要翻译： 半导体工艺包括以下步骤。 在基板上形成翅片状结构。 形成栅极结构和盖层，其中栅极结构设置在鳍状结构的一部分和基板的一部分之间，盖层在栅极结构上，并且盖层包括第一盖层 栅极结构和第一盖层上的第二盖层。 形成间隔材料以完全覆盖第二盖层，鳍状结构和基底。 间隔物材料被蚀刻，使得第二盖层的侧壁被暴露，并且在栅极结构旁边形成间隔物。 第二盖层被去除。

公开(公告)号：US20130295738A1

公开(公告)日：2013-11-07

申请号：US13463809

申请日：2012-05-03

申请人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen

发明人： Lung-En Kuo ,  Jiunn-Hsiung Liao ,  Hsuan-Hsu Chen

IPC分类号： H01L21/336

CPC分类号： H01L29/66795

摘要： A semiconductor process includes the following steps. A fin-shaped structure is formed on a substrate. A gate structure and a cap layer are formed, wherein the gate structure is disposed across parts of the fin-shaped structure and parts of the substrate, the cap layer is on the gate structure, and the cap layer includes a first cap layer on the gate structure and a second cap layer on the first cap layer. A spacer material is formed to entirely cover the second cap layer, the fin-shaped structure and the substrate. The spacer material is etched, so that the sidewalls of the second cap layer are exposed and a spacer is formed beside the gate structure. The second cap layer is removed.

摘要翻译： 半导体工艺包括以下步骤。 在基板上形成翅片状结构。 形成栅极结构和盖层，其中栅极结构设置在鳍状结构的一部分和基板的一部分之间，盖层在栅极结构上，并且盖层包括第一盖层 栅极结构和第一盖层上的第二盖层。 形成间隔材料以完全覆盖第二盖层，鳍状结构和基底。 间隔物材料被蚀刻，使得第二盖层的侧壁被暴露，并且在栅极结构旁边形成间隔物。 第二盖层被去除。

公开(公告)号：US20130093062A1

公开(公告)日：2013-04-18

申请号：US13276306

申请日：2011-10-18

申请人： Ying-Chih Lin ,  Hsuan-Hsu Chen ,  Jiunn-Hsiung Liao ,  Lung-En Kuo

发明人： Ying-Chih Lin ,  Hsuan-Hsu Chen ,  Jiunn-Hsiung Liao ,  Lung-En Kuo

IPC分类号： H01L29/02 ,  H01L21/302

CPC分类号： H01L21/311 ,  H01L21/3083 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/7851

摘要： A semiconductor structure includes a substrate, a recess and a material. The recess is located in the substrate, wherein the recess has an upper part and a lower part. The minimum width of the upper part is larger than the maximum width of the lower part. The material is located in the recess.

摘要翻译： 半导体结构包括基板，凹部和材料。 凹部位于基板中，其中凹部具有上部和下部。 上部的最小宽度大于下部的最大宽度。 材料位于凹槽中。

公开(公告)号：US20090045456A1

公开(公告)日：2009-02-19

申请号：US11837746

申请日：2007-08-13

申请人： Hsuan-Hsu Chen ,  Hsin-Chi Chen ,  Jiunn-Hsiung Liao

发明人： Hsuan-Hsu Chen ,  Hsin-Chi Chen ,  Jiunn-Hsiung Liao

IPC分类号： H01L31/0312 ,  H01L21/336 ,  H01L29/76

CPC分类号： H01L29/7848 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3083 ,  H01L21/3085 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7833

摘要： A method of fabricating a semiconductor device is provided. The method includes forming a gate structure on a substrate. The gate structure includes a patterned gate dielectric layer, a patterned gate conductor layer, a cap layer and a spacer. Next, a first and a second recesses are formed in the substrate on the two sides of the gate structure. Thereafter, a protection layer is formed on the bottom surfaces of the first and the second recesses, and then a etching process is performed to laterally enlarge first and the second recesses towards the direction of the gate structure. Thereafter, a material layer is respectively formed in the first recess and the second recess. Afterward, two source/drain contact regions are respectively formed in the material layers of the first recess and the second recess.

摘要翻译： 提供一种制造半导体器件的方法。 该方法包括在衬底上形成栅极结构。 栅极结构包括图案化栅极介电层，图案化栅极导体层，盖层和间隔物。 接下来，在栅极结构的两侧上的基板中形成第一和第二凹部。 此后，在第一凹部和第二凹部的底面上形成保护层，然后进行蚀刻处理，以朝向栅极结构的方向横向放大第一凹部和第二凹部。 此后，在第一凹部和第二凹部中分别形成材料层。 之后，在第一凹部和第二凹部的材料层中分别形成两个源极/漏极接触区域。

公开(公告)号：US07598023B2

公开(公告)日：2009-10-06

申请号：US11162909

申请日：2005-09-28

申请人： Yi-Tyng Wu ,  Shih-Hung Chen ,  Huai-Hsuan Tsai ,  Chih-Hung Cheng ,  Chien-Hua Tsai ,  Hsuan-Hsu Chen

发明人： Yi-Tyng Wu ,  Shih-Hung Chen ,  Huai-Hsuan Tsai ,  Chih-Hung Cheng ,  Chien-Hua Tsai ,  Hsuan-Hsu Chen

IPC分类号： G03F7/00

CPC分类号： G02F1/133502 ,  G02F1/133553 ,  G02F1/136277 ,  Y10S430/151

摘要： A process for fabricating a micro-display is provided. First, a wafer having a driving circuit thereon is provided. Then, a metallic reflective layer is formed on the wafer. Thereafter, an anti-reflection layer and a patterned photoresist layer are sequentially formed on the metallic reflective layer. Using the patterned photoresist layer as an etching mask, the anti-reflection layer and the metallic reflective layer are etched to form a trench pattern that exposes the surface of the wafer. After that, the patterned photoresist layer is removed. A dielectric layer is formed to cover the anti-reflection layer and fill the trench pattern. Then, a portion of the dielectric layer and the anti-reflection layer are removed to expose the surface of the metallic reflective layer.

摘要翻译： 提供一种制造微型显示器的方法。 首先，提供其上具有驱动电路的晶片。 然后，在晶片上形成金属反射层。 此后，在金属反射层上依次形成抗反射层和图案化的光致抗蚀剂层。 使用图案化的光致抗蚀剂层作为蚀刻掩模，对抗反射层和金属反射层进行蚀刻以形成暴露晶片表面的沟槽图案。 之后，去除图案化的光致抗蚀剂层。 形成介电层以覆盖抗反射层并填充沟槽图案。 然后，去除电介质层和抗反射层的一部分以露出金属反射层的表面。

公开(公告)号：US20070072130A1

公开(公告)日：2007-03-29

申请号：US11162909

申请日：2005-09-28

申请人： Yi-Tyng Wu ,  Shih-Hung Chen ,  Huai-Hsuan Tsai ,  Chih-Hung Cheng ,  Chien-Hua Tsai ,  Hsuan-Hsu Chen

发明人： Yi-Tyng Wu ,  Shih-Hung Chen ,  Huai-Hsuan Tsai ,  Chih-Hung Cheng ,  Chien-Hua Tsai ,  Hsuan-Hsu Chen

IPC分类号： G03F7/26

CPC分类号： G02F1/133502 ,  G02F1/133553 ,  G02F1/136277 ,  Y10S430/151

摘要： A process for fabricating a micro-display is provided. First, a wafer having a driving circuit thereon is provided. Then, a metallic reflective layer is formed on the wafer. Thereafter, an anti-reflection layer and a patterned photoresist layer are sequentially formed on the metallic reflective layer. Using the patterned photoresist layer as an etching mask, the anti-reflection layer and the metallic reflective layer are etched to form a trench pattern that exposes the surface of the wafer. After that, the patterned photoresist layer is removed. A dielectric layer is formed to cover the anti-reflection layer and fill the trench pattern. Then, a portion of the dielectric layer and the anti-reflection layer are removed to expose the surface of the metallic reflective layer.

摘要翻译： 提供一种制造微型显示器的方法。 首先，提供其上具有驱动电路的晶片。 然后，在晶片上形成金属反射层。 此后，在金属反射层上依次形成抗反射层和图案化的光致抗蚀剂层。 使用图案化的光致抗蚀剂层作为蚀刻掩模，对抗反射层和金属反射层进行蚀刻以形成暴露晶片表面的沟槽图案。 之后，去除图案化的光致抗蚀剂层。 形成介电层以覆盖抗反射层并填充沟槽图案。 然后，去除电介质层和抗反射层的一部分以露出金属反射层的表面。

公开(公告)号：US20100227445A1

公开(公告)日：2010-09-09

申请号：US12781826

申请日：2010-05-18

申请人： Chu-Yin Tseng ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Shyh-Fann Ting ,  Po-Lun Cheng ,  Hsuan-Hsu Chen

发明人： Chu-Yin Tseng ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Shyh-Fann Ting ,  Po-Lun Cheng ,  Hsuan-Hsu Chen

IPC分类号： H01L21/8238 ,  H01L21/336

CPC分类号： H01L21/823814 ,  H01L21/823807 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7848

摘要： A method of fabricating a MOS transistor is disclosed. The method includes the steps of: providing a semiconductor substrate; forming at least a gate on the semiconductor substrate; forming a protective layer on the semiconductor substrate, and the protective layer covering the surface of the gate; forming at least a recess within the semiconductor substrate adjacent to the gate; forming an epitaxial layer in the recess, wherein the top surface of the epitaxial layer is above the surface of the semiconductor substrate; and forming a spacer on the sidewall of the gate and on a portion of the epitaxial layer, wherein a contact surface of the epitaxial layer and the spacer is above the surface of the semiconductor substrate.

摘要翻译： 公开了制造MOS晶体管的方法。 该方法包括以下步骤：提供半导体衬底; 在所述半导体衬底上形成至少栅极; 在所述半导体衬底上形成保护层，所述保护层覆盖所述栅极表面; 在所述半导体衬底内至少形成与所述栅极相邻的凹部; 在所述凹部中形成外延层，其中所述外延层的顶表面在所述半导体衬底的表面之上; 以及在所述栅极的侧壁和所述外延层的一部分上形成间隔物，其中所述外延层和所述间隔物的接触表面在所述半导体衬底的表面之上。

公开(公告)号：US20090039389A1

公开(公告)日：2009-02-12

申请号：US11836772

申请日：2007-08-09

申请人： Chu-Yin Tseng ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Shyh-Fann Ting ,  Po-Lun Cheng ,  Hsuan-Hsu Chen

发明人： Chu-Yin Tseng ,  Shih-Chieh Hsu ,  Chih-Chiang Wu ,  Shyh-Fann Ting ,  Po-Lun Cheng ,  Hsuan-Hsu Chen

IPC分类号： H01L29/778 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823807 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7848

摘要： The present invention provides a method for fabricating a metal oxide semiconductor transistor. First, a semiconductor substrate is provided and at least a gate is formed on the semiconductor substrate. A protective layer is then formed on the semiconductor substrate and the gate. Subsequently, at least a recess is formed in the semiconductor substrate adjacent to the gate, and then an epitaxial layer is formed in the recess. A lightly doped region is formed in the semiconductor substrate adjacent to the gate. Finally, a spacer is formed on the sidewall of the gate.

摘要翻译： 本发明提供一种制造金属氧化物半导体晶体管的方法。 首先，提供半导体衬底，并且至少在半导体衬底上形成栅极。 然后在半导体衬底和栅极上形成保护层。 随后，在与栅极相邻的半导体衬底中至少形成凹部，然后在凹部中形成外延层。 在与栅极相邻的半导体衬底中形成轻掺杂区域。 最后，在栅极的侧壁上形成间隔物。

公开(公告)号：US20080111160A1

公开(公告)日：2008-05-15

申请号：US11954182

申请日：2007-12-11

申请人： Yuan-Sheng Chiang ,  Hsuan-Hsu Chen

发明人： Yuan-Sheng Chiang ,  Hsuan-Hsu Chen

IPC分类号： H01L27/148

CPC分类号： H01L27/14689 ,  H01L21/76804

摘要： A semiconductor device is described, including a substrate, a transistor, a hard mask layer and an anti-reflection layer. The substrate includes a first area and a second area, wherein the second area includes a photosensing area. The transistor is disposed on the substrate in the first area and the hard mask layer over the substrate in the second area. The anti-reflection layer is disposed between the hard mask layer and the substrate.

摘要翻译： 描述了一种半导体器件，包括衬底，晶体管，硬掩模层和抗反射层。 衬底包括第一区域和第二区域，其中第二区域包括光敏区域。 晶体管设置在第一区域的基板上，第二区域中设置在基板上的硬掩模层。 防反射层设置在硬掩模层和基板之间。