利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

35 条记录 (耗时 0.062 秒)

    Method for patterning a metal gate
    3.
    发明授权
    Method for patterning a metal gate 有权
    图案化金属栅极的方法

    公开(公告)号：US07915105B2

    公开(公告)日：2011-03-29

    申请号：US12431838

    申请日：2009-04-29

    申请人： Matt Yeh ,  Shun Wu Lin ,  Chung-Ming Wang ,  Chi-Chun Chen

    发明人： Matt Yeh ,  Shun Wu Lin ,  Chung-Ming Wang ,  Chi-Chun Chen

    IPC分类号： H01L21/338 ,  H01L21/8234 ,  H01L21/336

    CPC分类号： H01L21/823842 ,  H01L21/823828 ,  H01L21/82385 ,  H01L27/0207 ,  H01L29/66545

    摘要： The present disclosure provides a method for fabricating a semiconductor device. The method includes forming first, second, third, and fourth gate structures on a semiconductor substrate, each gate structure having a dummy gate, removing the dummy gate from the first, second, third, and fourth gate structures, thereby forming first, second, third, and fourth trenches, respectively, forming a metal layer to partially fill in the first, second, third, and fourth trenches, forming a first photoresist layer over the first, second, and third trenches, etching a portion of the metal layer in the fourth trench, removing the first photoresist layer, forming a second photoresist layer over the second and third trenches, etching the metal layer in the first trench and the remaining portion of the metal layer in the fourth trench, and removing the second photoresist layer.

    摘要翻译： 本公开提供了一种用于制造半导体器件的方法。 该方法包括在半导体衬底上形成第一，第二，第三和第四栅极结构，每个栅极结构具有虚拟栅极，从第一，第二，第三和第四栅极结构去除伪栅极，从而形成第一， 第三沟槽和第四沟槽，分别形成金属层以部分地填充在第一，第二，第三和第四沟槽中，在第一，第二和第三沟槽上形成第一光致抗蚀剂层，蚀刻金属层的一部分 第四沟槽，去除第一光致抗蚀剂层，在第二和第三沟槽上形成第二光致抗蚀剂层，蚀刻第一沟槽中的金属层和第四沟槽中金属层的剩余部分，以及去除第二光致抗蚀剂层。

    High selectivity etching process for metal gate N/P patterning
    4.
    发明授权
    High selectivity etching process for metal gate N/P patterning 失效
    金属栅N / P图案化的高选择性蚀刻工艺

    公开(公告)号：US07732344B1

    公开(公告)日：2010-06-08

    申请号：US12478922

    申请日：2009-06-05

    申请人： Fang Wen Tsai ,  Matt Yeh ,  Ming-Jun Wang ,  Shun Wu Lin ,  Chi-Chun Chen ,  Zin-Chang Wei ,  Chyi-Shyuan Chern

    发明人： Fang Wen Tsai ,  Matt Yeh ,  Ming-Jun Wang ,  Shun Wu Lin ,  Chi-Chun Chen ,  Zin-Chang Wei ,  Chyi-Shyuan Chern

    IPC分类号： H01L21/302

    CPC分类号： H01L21/823842 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  Y10S438/942

    摘要： A method for fabricating a integrated circuit with improved performance is disclosed. The method comprises providing a substrate; forming a hard mask layer over the substrate; forming protected portions and unprotected portions of the hard mask layer; performing a first etching process, a second etching process, and a third etching process on the unprotected portions of the hard mask layer, wherein the first etching process partially removes the unprotected portions of the hard mask layer, the second etching process treats the unprotected portions of the hard mask layer, and the third etching process removes the remaining unprotected portions of the hard mask layer; and performing a fourth etching process to remove the protected portions of the hard mask layer.

    摘要翻译： 公开了一种制造具有改进性能的集成电路的方法。 该方法包括提供基底; 在衬底上形成硬掩模层; 形成硬掩模层的受保护部分和未保护部分; 对硬掩模层的未保护部分进行第一蚀刻工艺，第二蚀刻工艺和第三蚀刻工艺，其中第一蚀刻工艺部分地去除硬掩模层的未保护部分，第二蚀刻工艺处理未保护部分 的硬掩模层，并且第三蚀刻工艺除去硬掩模层的剩余的未保护部分; 以及执行第四蚀刻工艺以去除所述硬掩模层的被保护部分。

    Surface preparation for gate oxide formation that avoids chemical oxide formation
    5.
    发明授权
    Surface preparation for gate oxide formation that avoids chemical oxide formation 有权
    防止化学氧化物形成的栅极氧化物形成的表面处理

    公开(公告)号：US07727900B2

    公开(公告)日：2010-06-01

    申请号：US11358624

    申请日：2006-02-21

    申请人： Matt Yeh ,  Shun Wu Lin ,  Chi-Chun Chen ,  Shih-Chang Chen

    发明人： Matt Yeh ,  Shun Wu Lin ,  Chi-Chun Chen ,  Shih-Chang Chen

    IPC分类号： H01L21/302 ,  H01L21/461

    CPC分类号： H01L21/31111 ,  H01L21/0206 ,  H01L21/28167 ,  H01L21/31133 ,  H01L21/823462

    摘要： A cleaning sequence usable in semiconductor manufacturing efficiently cleans semiconductor substrates while preventing chemical oxide formation thereon. The sequence includes the sequence of: 1) treating with an HF solution; 2) treating with pure H2SO4; 3) treating with an H2O2 solution; 4) a DI water rinse; and 5) treatment with an HCl solution. The pure H2SO4 solution may include an H2SO4 concentration of about ninety-eight percent (98%) or greater. After the HCl solution treatment, the cleaned surface may be a silicon surface that is free of a chemical oxide having a thickness of 5 angstroms or greater. The invention finds particular advantage in semiconductor devices that utilize multiple gate oxide thicknesses.

    摘要翻译： 可用于半导体制造的清洁顺序有效地清洁半导体衬底，同时防止其上形成化学氧化物。 该序列包括以下顺序：1）用HF溶液处理; 2）用纯H 2 SO 4处理; 3）用H 2 O 2溶液处理; 4）去离子水冲洗; 和5）用HCl溶液处理。 纯H 2 SO 4溶液可以包括约百分之九十八（98％）或更高的H 2 SO 4浓度。 在HCl溶液处理之后，清洁的表面可以是不含厚度为5埃或更大的化学氧化物的硅表面。 本发明在利用多个栅极氧化物厚度的半导体器件中具有特别的优点。

    METHOD FOR PATTERNING A METAL GATE
    6.
    发明申请
    METHOD FOR PATTERNING A METAL GATE 有权
    用于绘制金属门的方法

    公开(公告)号：US20100112811A1

    公开(公告)日：2010-05-06

    申请号：US12431838

    申请日：2009-04-29

    申请人： Matt Yeh ,  Shun Wu Lin ,  Chung-Ming Wang ,  Chi-Chun Chen

    发明人： Matt Yeh ,  Shun Wu Lin ,  Chung-Ming Wang ,  Chi-Chun Chen

    IPC分类号： H01L21/28

    CPC分类号： H01L21/823842 ,  H01L21/823828 ,  H01L21/82385 ,  H01L27/0207 ,  H01L29/66545

    摘要： The present disclosure provides a method for fabricating a semiconductor device. The method includes forming first, second, third, and fourth gate structures on a semiconductor substrate, each gate structure having a dummy gate, removing the dummy gate from the first, second, third, and fourth gate structures, thereby forming first, second, third, and fourth trenches, respectively, forming a metal layer to partially fill in the first, second, third, and fourth trenches, forming a first photoresist layer over the first, second, and third trenches, etching a portion of the metal layer in the fourth trench, removing the first photoresist layer, forming a second photoresist layer over the second and third trenches, etching the metal layer in the first trench and the remaining portion of the metal layer in the fourth trench, and removing the second photoresist layer.

    摘要翻译： 本公开提供了一种用于制造半导体器件的方法。 该方法包括在半导体衬底上形成第一，第二，第三和第四栅极结构，每个栅极结构具有虚拟栅极，从第一，第二，第三和第四栅极结构去除伪栅极，从而形成第一， 第三沟槽和第四沟槽，分别形成金属层以部分地填充在第一，第二，第三和第四沟槽中，在第一，第二和第三沟槽上形成第一光致抗蚀剂层，蚀刻金属层的一部分 第四沟槽，去除第一光致抗蚀剂层，在第二和第三沟槽上形成第二光致抗蚀剂层，蚀刻第一沟槽中的金属层和第四沟槽中金属层的剩余部分，以及去除第二光致抗蚀剂层。

    HIGH TEMPERATURE SPM TREATMENT FOR PHOTORESIST STRIPPING
    7.
    发明申请
    HIGH TEMPERATURE SPM TREATMENT FOR PHOTORESIST STRIPPING 审中-公开
    用于光电子剥离的高温SPM处理

    公开(公告)号：US20080060682A1

    公开(公告)日：2008-03-13

    申请号：US11531598

    申请日：2006-09-13

    申请人： Matt Yeh ,  Shun-Wu Lin ,  Chi-Chun Chen ,  Shih-Chang Chen

    发明人： Matt Yeh ,  Shun-Wu Lin ,  Chi-Chun Chen ,  Shih-Chang Chen

    IPC分类号： B08B3/00

    CPC分类号： H01L21/31133 ,  G03F7/423

    摘要： A method for stripping photoresist and cleaning a semiconductor substrate include a high temperature stripping process in a freshly mixed SPM solution followed by cleaning in a water soluble organic co-solvent such as acetone, IPA, methanol, ethanol, butanol, or DMSO. The substrate may undergo back side heating during the SPM solution stripping process and may optionally use nanospraying techniques to direct the water soluble organic co-solvent to the substrate. The method completely strips plasma hardened photoresist using only wet chemical operations.

    摘要翻译： 用于剥离光致抗蚀剂和清洁半导体衬底的方法包括在新混合的SPM溶液中的高温汽提过程，然后在水溶性有机共溶剂如丙酮，IPA，甲醇，乙醇，丁醇或DMSO中进行清洗。 衬底可以在SPM溶液剥离过程期间进行背面加热，并且可以任选地使用纳米喷涂技术将水溶性有机共溶剂引导至基底。 该方法仅使用湿化学操作完全剥离等离子体硬化的光致抗蚀剂。

    Method of controlling gate thickness in forming FinFET devices
    9.
    发明授权
    Method of controlling gate thickness in forming FinFET devices 有权
    在形成FinFET器件时控制栅极厚度的方法

    公开(公告)号：US08114721B2

    公开(公告)日：2012-02-14

    申请号：US12638958

    申请日：2009-12-15

    申请人： Shun Wu Lin ,  Peng-Soon Lim ,  Matt Yeh ,  Ouyang Hui

    发明人： Shun Wu Lin ,  Peng-Soon Lim ,  Matt Yeh ,  Ouyang Hui

    IPC分类号： H01L21/84 ,  H01L21/00

    CPC分类号： H01L29/66795 ,  H01L29/785

    摘要： A method of forming a FinFET device is provided. In one embodiment, a fin is formed on a substrate. A gate structure is formed over the fin, the gate structure having a dielectric layer and a conformal first polysilicon layer formed above the dielectric layer. An etch stop layer is formed above the first polysilicon layer and thereafter a second polysilicon layer is formed above the etch stop layer. The second polysilicon layer and the etch stop layer are removed. A metal layer is formed above the first polysilicon layer. The first polysilicon layer is reacted with the metal layer to silicide the first polysilicon layer. Any un-reacted metal layer is thereafter removed and source and drain regions are formed on opposite sides of the fin.

    摘要翻译： 提供了一种形成FinFET器件的方法。 在一个实施例中，在衬底上形成翅片。 栅极结构形成在鳍片上，栅极结构具有介电层和形成在电介质层上方的共形第一多晶硅层。 在第一多晶硅层上方形成蚀刻停止层，此后在蚀刻停止层上方形成第二多晶硅层。 去除第二多晶硅层和蚀刻停止层。 金属层形成在第一多晶硅层的上方。 第一多晶硅层与金属层反应以使第一多晶硅层硅化。 此后除去任何未反应的金属层，并且在鳍的相对侧上形成源区和漏区。

    METHOD OF CONTROLLING GATE THICKNESS IN FORMING FINFET DEVICES
    10.
    发明申请
    METHOD OF CONTROLLING GATE THICKNESS IN FORMING FINFET DEVICES 有权
    控制栅极厚度在形成FinFET器件中的方法

    公开(公告)号：US20110143510A1

    公开(公告)日：2011-06-16

    申请号：US12638958

    申请日：2009-12-15

    申请人： Shun Wu LIN ,  Peng-Soon Lim ,  Matt Yeh ,  Ouyang Hui

    发明人： Shun Wu LIN ,  Peng-Soon Lim ,  Matt Yeh ,  Ouyang Hui

    IPC分类号： H01L21/336

    CPC分类号： H01L29/66795 ,  H01L29/785

    摘要： A method of forming a FinFET device is provided. In one embodiment, a fin is formed on a substrate. A gate structure is formed over the fin, the gate structure having a dielectric layer and a conformal first polysilicon layer formed above the dielectric layer. An etch stop layer is formed above the first polysilicon layer and thereafter a second polysilicon layer is formed above the etch stop layer. The second polysilicon layer and the etch stop layer are removed. A metal layer is formed above the first polysilicon layer. The first polysilicon layer is reacted with the metal layer to silicide the first polysilicon layer. Any un-reacted metal layer is thereafter removed and source and drain regions are formed on opposite sides of the fin.

    摘要翻译： 提供了一种形成FinFET器件的方法。 在一个实施例中，在衬底上形成翅片。 栅极结构形成在鳍片上，栅极结构具有介电层和形成在电介质层上方的共形第一多晶硅层。 在第一多晶硅层上方形成蚀刻停止层，此后在蚀刻停止层上方形成第二多晶硅层。 去除第二多晶硅层和蚀刻停止层。 金属层形成在第一多晶硅层的上方。 第一多晶硅层与金属层反应以使第一多晶硅层硅化。 此后除去任何未反应的金属层，并且在鳍的相对侧上形成源区和漏区。