-
公开(公告)号：US08854860B2
公开(公告)日：2014-10-07
申请号：US13362538
申请日：2012-01-31
CPC分类号： H01L45/146 , G11C13/0007 , G11C2211/5614 , G11C2213/15 , H01L45/04 , H01L45/1233 , H03K3/357
摘要： A metal-insulator transition (MIT) latch includes a first electrode spaced apart from a second electrode and an MIT material disposed between said first and second electrodes. The MIT material comprises a negative differential resistance (NDR) characteristic that exhibits a discontinuous resistance change at a threshold voltage or threshold current. Either the first or second electrode is electrically connected to an electrical bias source regulated to set a resistance phase of the MIT material.
摘要翻译： 金属 - 绝缘体转变（MIT）锁存器包括与第二电极间隔开的第一电极和设置在所述第一和第二电极之间的MIT材料。 MIT材料包括在阈值电压或阈值电流下呈现不连续电阻变化的负差分电阻（NDR）特性。 第一或第二电极电连接到被调节以设定MIT材料的电阻相位的电偏压源。
-
公开(公告)号：US08885422B2
公开(公告)日：2014-11-11
申请号：US13256242
申请日：2009-06-12
CPC分类号： G11C5/02 , G11C5/063 , G11C2213/71
摘要： A hierarchical on-chip memory (400) includes an area distributed CMOS layer (310) comprising input/output functionality and volatile memory and via array (325, 330), the area distributed CMOS layer (310) configured to selectively address the via array (325, 330). A crossbar memory (305) overlies the area distributed CMOS layer (310) and includes programmable crosspoint devices (315) which are uniquely accessed through the via array (325, 330). A method for utilizing hierarchical on-chip memory (400) includes storing frequently rewritten data in a volatile memory and storing data which is not frequently rewritten in a non-volatile memory (305), where the volatile memory is contained within an area distributed CMOS layer (310) and the non-volatile memory (305) is formed over and accessed through the area distributed CMOS layer (310).
摘要翻译： 分层片上存储器（400）包括包括输入/输出功能的区域分布式CMOS层（310）和易失性存储器和通孔阵列（325,330），所述区域分布式CMOS层（310）被配置为选择性地寻址通孔阵列 （325,330）。 交叉开关存储器（305）覆盖区域分布式CMOS层（310），并且包括通过通孔阵列（325,330）唯一访问的可编程交叉点设备（315）。 一种用于利用分层片上存储器（400）的方法包括：将经常重写的数据存储在易失性存储器中，并将非频繁重写的数据存储在非易失性存储器（305）中，其中易失性存储器包含在区域分布式CMOS 层（310）和非易失性存储器（305）形成在区域分布式CMOS层（310）上并通过区域分布式CMOS层（310）访问。
-
公开(公告)号：US08542071B2
公开(公告)日：2013-09-24
申请号：US13280808
申请日：2011-10-25
IPC分类号： H03B29/00
CPC分类号： G06F7/588
摘要： Chaotic oscillator-based random number generation is described. In an example, a circuit includes a negative differential resistance (NDR) device to receive an alternating current (AC) bias. The circuit further includes a capacitance in parallel with the NDR device, the capacitance having a value such that, in response to a direct current (DC) bias applied to the NDR device and the capacitance, a voltage across the capacitance oscillates with a chaotic period. The circuit further includes a random number generator to generate random numbers using samples of the voltage across the capacitance.
摘要翻译： 描述了基于混沌振荡器的随机数生成。 在一个示例中，电路包括用于接收交流（AC）偏压的负差分电阻（NDR）装置。 电路还包括与NDR器件并联的电容，该电容具有这样的值，使得响应于施加到NDR器件的直流（DC）偏压和电容，电容两端的电压以混沌周期 。 电路还包括随机数发生器，以使用电容两端的电压样本来产生随机数。
-
公开(公告)号：US20130106480A1
公开(公告)日：2013-05-02
申请号：US13362538
申请日：2012-01-31
IPC分类号： H03K3/335
CPC分类号： H01L45/146 , G11C13/0007 , G11C2211/5614 , G11C2213/15 , H01L45/04 , H01L45/1233 , H03K3/357
摘要： A metal-insulator transition (MIT) latch includes a first electrode spaced apart from a second electrode and an MIT material disposed between said first and second electrodes. The MIT material comprises a negative differential resistance (NDR) characteristic that exhibits a discontinuous resistance change at a threshold voltage or threshold current. Either the first or second electrode is electrically connected to an electrical bias source regulated to set a resistance phase of the MIT material.
摘要翻译： 金属 - 绝缘体转变（MIT）锁存器包括与第二电极间隔开的第一电极和设置在所述第一和第二电极之间的MIT材料。 MIT材料包括在阈值电压或阈值电流下呈现不连续电阻变化的负差分电阻（NDR）特性。 第一或第二电极电连接到被调节以设定MIT材料的电阻相位的电偏压源。
-
公开(公告)号：US20130099872A1
公开(公告)日：2013-04-25
申请号：US13280808
申请日：2011-10-25
IPC分类号： H03B29/00
CPC分类号： G06F7/588
摘要： Chaotic oscillator-based random number generation is described. In an example, a circuit includes a negative differential resistance (NDR) device to receive an alternating current (AC) bias. The circuit further includes a capacitance in parallel with the NDR device, the capacitance having a value such that, in response to a direct current (DC) bias applied to the NDR device and the capacitance, a voltage across the capacitance oscillates with a chaotic period. The circuit further includes a random number generator to generate random numbers using samples of the voltage across the capacitance.
摘要翻译： 描述了基于混沌振荡器的随机数生成。 在一个示例中，电路包括用于接收交流（AC）偏压的负差分电阻（NDR）装置。 电路还包括与NDR器件并联的电容，该电容具有这样的值，使得响应于施加到NDR器件的直流（DC）偏压和电容，电容两端的电压以混沌周期 。 电路还包括随机数发生器，以使用电容两端的电压样本来产生随机数。
-
公开(公告)号：US08324976B2
公开(公告)日：2012-12-04
申请号：US13078595
申请日：2011-04-01
申请人： Julien Borghetti , Matthew D Pickett , Gilberto Medeiros Ribeiro , Wei Yi , Jianhua Yang , Minxian Max Zhang
发明人： Julien Borghetti , Matthew D Pickett , Gilberto Medeiros Ribeiro , Wei Yi , Jianhua Yang , Minxian Max Zhang
IPC分类号： H03B7/00
CPC分类号： H03B7/00
摘要： Circuitry is provided that closely emulates biological neural responses. Two astable multivibrator circuits (AMCs), each including a negative differential resistance device, are coupled in series-circuit relationship. Each AMC is characterized by a distinct voltage-dependant time constant. The circuitry exhibits oscillations in electrical current when subjected to a voltage equal to or greater than a threshold value. Various oscillating waveforms can be produced in accordance with voltages applied to the circuitry.
摘要翻译： 提供了密切仿效生物神经反应的电路。 两个不连续的多谐振荡器电路（AMC），每个包括一个负差分电阻器件，以串联电路的关系耦合。 每个AMC的特征在于不同的电压相关时间常数。 当经受等于或大于阈值的电压时，该电路表现出电流的振荡。 可以根据施加到电路的电压来产生各种振荡波形。
-
公开(公告)号：US08264868B2
公开(公告)日：2012-09-11
申请号：US12911283
申请日：2010-10-25
IPC分类号： G11C11/00
CPC分类号： H01L45/08 , G11C13/0007 , G11C13/003 , G11C13/0069 , G11C2013/0073 , G11C2213/76 , H01L27/2463 , H01L45/12 , H01L45/1233
摘要： A memory array with Metal-Insulator Transition (MIT) switching devices includes a set of row lines intersecting a set of column lines and a memory element disposed at an intersection between one of the row lines and one of the column lines. The memory element includes a switching layer in series with an MIT material. A method of accessing a target memory element within a memory array includes applying half of an access voltage to a row line connected to the target memory element, the target memory element comprising a switching layer in series with an MIT material, and applying an inverted half of the access voltage to a column line connected to the target memory element.
摘要翻译： 具有金属绝缘体转变（MIT）切换装置的存储器阵列包括与一组列线相交的一行行线和设置在一行行列与一列列线之间的交叉处的存储元件。 存储元件包括与MIT材料串联的开关层。 一种访问存储器阵列内的目标存储器元件的方法包括将一半存取电压施加到连接到目标存储器元件的行线，该目标存储器元件包括与MIT材料串联的开关层，并施加倒置的一半 对连接到目标存储元件的列线的存取电压。
-
公开(公告)号：US20120104346A1
公开(公告)日：2012-05-03
申请号：US12916414
申请日：2010-10-29
CPC分类号： H01L45/085 , B82Y10/00 , H01L27/2409 , H01L45/04 , H01L45/1233 , H01L45/146
摘要： A semiconductor device for providing heat management may include a first electrode with low metal thermal conductivity and a second electrode with low metal thermal conductivity. A metal oxide structure which includes a transition metal oxide (TMO) may be electrically coupled to the first electrode and second electrode and the metal oxide structure may be disposed between the first electrode and second electrode. An electrically insulating sheath with low thermal conductivity may surround the metal oxide structure.
摘要翻译： 用于提供热管理的半导体器件可以包括具有低金属导热性的第一电极和具有低金属导热性的第二电极。 包括过渡金属氧化物（TMO）的金属氧化物结构可以电耦合到第一电极，第二电极和金属氧化物结构可以设置在第一电极和第二电极之间。 具有低热导率的电绝缘护套可围绕金属氧化物结构。
-
公开(公告)号：US08809158B2
公开(公告)日：2014-08-19
申请号：US13384000
申请日：2010-03-12
IPC分类号： H01L21/02
CPC分类号： H01L27/0688 , G11C13/0002 , G11C13/0007 , G11C2213/71 , H01L27/101
摘要： A device (10) may include a semiconductor layer section (25) and a memory layer section (45) disposed above the semiconductor layer section (25). The semiconductor layer section (25) may include a processor (12; 412) and input/output block (16; 416), and the memory layer section (45) may include memristive memory (14; 300). A method of forming such device (10), and an apparatus (600) including such device (10) are also disclosed. Other embodiments are described and claimed.
摘要翻译： 器件（10）可以包括设置在半导体层部分（25）上方的半导体层部分（25）和存储层部分（45）。 半导体层部分（25）可以包括处理器（12; 412）和输入/输出块（16; 416），并且存储器层部分（45）可以包括忆阻存储器（14; 300）。 还公开了形成这种装置（10）的方法，以及包括这种装置（10）的装置（600）。 描述和要求保护其他实施例。
-
公开(公告)号：US20120014161A1
公开(公告)日：2012-01-19
申请号：US12837903
申请日：2010-07-16
CPC分类号： H03B7/06
摘要： A memristive Negative Differential Resistance (NDR) device includes a first electrode adjacent to a memristive matrix, the memristive matrix including an intrinsic semiconducting region and a highly doped secondary region, a Metal-Insulator-Transition (MIT) material in series with the memristive matrix, and a second electrode adjacent to the MIT material.
摘要翻译： 忆阻负差分电阻（NDR）器件包括与忆阻矩阵相邻的第一电极，该忆阻矩阵包括本征半导体区域和高掺杂次级区域，金属绝缘体转变（MIT）材料与忆阻矩阵 以及与MIT材料相邻的第二电极。
-
-
-
-
-
-
-
-
-
搜索结果
55 条记录 (耗时 0.02 秒)
