公开(公告)号：US20100220749A1

公开(公告)日：2010-09-02

申请号：US12777439

申请日：2010-05-11

申请人： Michael COLMANT ,  Alan Benner ,  Francois G. Abel ,  Michel Poret ,  Norbert Schumacher ,  Alain Blanc ,  Mark Verhappen ,  Mitch Gusat

发明人： Michael COLMANT ,  Alan Benner ,  Francois G. Abel ,  Michel Poret ,  Norbert Schumacher ,  Alain Blanc ,  Mark Verhappen ,  Mitch Gusat

IPC分类号： H04J3/06

CPC分类号： H04L49/153 ,  H04L49/254 ,  H04L49/3009 ,  H04L49/3072 ,  H04L49/3081 ,  H04L49/45

摘要： A communication system which consists of several modules—operating in parallel on segments of a packet—to increase speed and handling capacity. One module acts as master, the others are slave modules controlled by control signals derived by the master module. It is important that in each module the data segment and the respective control signal of each packet are correctly synchronized, because in large systems the data paths carrying packet segments and the control signal paths may have substantially different delays. The invention provides for measurement of the propagation delay differences and for introducing a controlled delay in each slave module, so that data segments and control signals can be correctly correlated by delaying either the one or the other. Synchronization packets are transmitted besides normal data packets, for obtaining time stamps which are used to determine the delay difference.

摘要翻译： 一种通信系统，由多个模块组成，在分组的分段上并行运行，以提高速度和处理能力。 一个模块作为主机，其他模块由主模块导出的控制信号控制的从模块。 重要的是，在每个模块中，数据段和每个分组的相应控制信号被正确同步，因为在大系统中，承载分组段和控制信号路径的数据路径可能具有显着不同的延迟。 本发明提供了传播延迟差的测量和用于在每个从模块中引入受控延迟，使得数据段和控制信号可以通过延迟其中一个或另一个来正确地相关。 同步数据包除正常数据包之外传输，用于获取用于确定延迟差的时间戳。

公开(公告)号：US07720105B2

公开(公告)日：2010-05-18

申请号：US10512671

申请日：2003-03-31

申请人： Michael Colmant ,  Alan Benner ,  Francois G. Abel ,  Michel Poret ,  Norbert Schumacher ,  Alain Blanc ,  Mark Verhappen ,  Mitch Gusat

发明人： Michael Colmant ,  Alan Benner ,  Francois G. Abel ,  Michel Poret ,  Norbert Schumacher ,  Alain Blanc ,  Mark Verhappen ,  Mitch Gusat

IPC分类号： H04L7/00

CPC分类号： H04L49/153 ,  H04L49/254 ,  H04L49/3009 ,  H04L49/3072 ,  H04L49/3081 ,  H04L49/45

摘要： For switching or transmitting data packets, one can provide communication systems which consist of several modules —operating in parallel on segments of a packet —to increase speed and handling capacity. One module acts as master, others are slave modules controlled by control signals derived by the master module. It is important to correctly synchronize in each module the data segment and the respective control signal of each packet, because in large systems the data paths carrying packet segments and the control signal paths may have substantially different delays. The invention provides for measurement of the propagation delay differences and for introducing a controlled delay in each slave module, so that data segments and control signals can be correctly correlated by delaying either the one or the other. Synchronization packets are transmitted besides normal data packets, for obtaining time stamps which are used to determine the delay difference.

摘要翻译： 对于切换或传输数据分组，可以提供由多个模块组成的通信系统，这些模块在分组的段上并行运行，以提高速度和处理能力。 一个模块作为主机，另一个模块是由主模块导出的控制信号控制的从模块。 在每个模块中正确同步数据段和每个数据包的相应控制信号是很重要的，因为在大型系统中，携带数据包的数据路径和控制信号路径可能具有显着不同的延迟。 本发明提供了传播延迟差的测量和用于在每个从模块中引入受控延迟，使得数据段和控制信号可以通过延迟其中一个或另一个来正确地相关。 同步数据包除正常数据包之外传输，用于获取用于确定延迟差的时间戳。

公开(公告)号：US08009702B2

公开(公告)日：2011-08-30

申请号：US12777439

申请日：2010-05-11

申请人： Michel Colmant ,  Alan Benner ,  Francois G. Abel ,  Michel Poret ,  Norbert Schumacher ,  Alain Blanc ,  Mark Verhappen ,  Mitch Gusat

发明人： Michel Colmant ,  Alan Benner ,  Francois G. Abel ,  Michel Poret ,  Norbert Schumacher ,  Alain Blanc ,  Mark Verhappen ,  Mitch Gusat

IPC分类号： H04J3/06

CPC分类号： H04L49/153 ,  H04L49/254 ,  H04L49/3009 ,  H04L49/3072 ,  H04L49/3081 ,  H04L49/45

摘要： A communication system which consists of several modules—operating in parallel on segments of a packet—to increase speed and handling capacity. One module acts as master, the others are slave modules controlled by control signals derived by the master module. It is important that in each module the data segment and the respective control signal of each packet are correctly synchronized, because in large systems the data paths carrying packet segments and the control signal paths may have substantially different delays. The invention provides for measurement of the propagation delay differences and for introducing a controlled delay in each slave module, so that data segments and control signals can be correctly correlated by delaying either the one or the other. Synchronization packets are transmitted besides normal data packets, for obtaining time stamps which are used to determine the delay difference.

摘要翻译： 一种通信系统，由多个模块组成，在分组的分段上并行运行，以提高速度和处理能力。 一个模块作为主机，其他模块由主模块导出的控制信号控制的从模块。 重要的是，在每个模块中，数据段和每个分组的相应控制信号被正确同步，因为在大系统中，承载分组段和控制信号路径的数据路径可能具有显着不同的延迟。 本发明提供了传播延迟差的测量和用于在每个从模块中引入受控延迟，使得数据段和控制信号可以通过延迟其中一个或另一个来正确地相关。 同步数据包除正常数据包之外传输，用于获取用于确定延迟差的时间戳。

公开(公告)号：US20060251124A1

公开(公告)日：2006-11-09

申请号：US10512671

申请日：2003-03-31

申请人： Michel Colmant ,  Alan Benner ,  Francois Abel ,  Michel Poret ,  Norhert Schumacher ,  Alain Blanc ,  Mark Verhappen ,  Mitch Gusat

发明人： Michel Colmant ,  Alan Benner ,  Francois Abel ,  Michel Poret ,  Norhert Schumacher ,  Alain Blanc ,  Mark Verhappen ,  Mitch Gusat

IPC分类号： H04J3/06

CPC分类号： H04L49/153 ,  H04L49/254 ,  H04L49/3009 ,  H04L49/3072 ,  H04L49/3081 ,  H04L49/45

摘要： For switching or transmitting data packets, one can provide communication systems which consist of several modules—operating in parallel on segments of a packet—to increase speed and handling capacity. One module acts as master (21), the others are slave modules (22) controlled by control signals (25) derived by the master module. It is important that in each module the data segment and the respective control signal of each packet are correctly synchronized, because in large systems the data paths carrying packet segments and the control signal paths may have substantially different delays. The invention provides for measurement of the propagation delay differences and for introducing a controlled delay in each slave module, so that data segments and control signals can be correctly correlated by delaying either the one or the other. Synchronization packets are transmitted besides normal data packets, for obtaining time stamps which are used to determine the delay difference.

摘要翻译： 对于切换或传输数据分组，可以提供由多个模块组成的通信系统 - 在分组的分段上并行操作 - 以提高速度和处理能力。 一个模块作为主机（21），其他模块是由主模块导出的控制信号（25）控制的从模块（22）。 重要的是，在每个模块中，数据段和每个分组的相应控制信号被正确同步，因为在大系统中，承载分组段和控制信号路径的数据路径可能具有显着不同的延迟。 本发明提供了传播延迟差的测量和用于在每个从模块中引入受控延迟，使得数据段和控制信号可以通过延迟其中一个或另一个来正确地相关。 同步数据包除正常数据包之外传输，用于获取用于确定延迟差的时间戳。

公开(公告)号：US20110149729A1

公开(公告)日：2011-06-23

申请号：US12947887

申请日：2010-11-17

申请人： Alan Benner ,  Antonius Engberson ,  Gottfried Goldrian ,  Ronald Luijten

发明人： Alan Benner ,  Antonius Engberson ,  Gottfried Goldrian ,  Ronald Luijten

IPC分类号： H04L12/56 ,  H04L12/26

CPC分类号： H04L49/3081 ,  H04L49/203 ,  H04L2012/5635 ,  H04L2012/5672 ,  H04L2012/5679 ,  H04L2012/5681 ,  H04Q11/0478

摘要： A switching device is able to route the arriving data packets according to data packet destination information to dedicated output ports. The switching arrangement has, for each set of input ports in the switching device, a set of output buffers with an output buffer for storing the payload of each data packet at an address in the output buffer which pertains to the same set of output buffers and belongs to the dedicated output ports. At least one of the output buffers has a set of output queues with an output queue for each output port for storing the address of each payload stored in the corresponding output buffer. An arbiter controls a readout order of the stored addresses. For the output buffers which pertain to the same set of output ports a multiplexer multiplexes according to the readout order the payloads from the output buffers to the output ports.

摘要翻译： 交换设备能够根据数据分组目的地信息将到达的数据分组路由到专用输出端口。 对于开关装置中的每组输入端口，开关装置具有一组具有输出缓冲器的输出缓冲器，用于在输出缓冲器中的与相同组的输出缓冲器相关联的地址处存储每个数据分组的有效载荷;以及 属于专用输出端口。 输出缓冲器中的至少一个具有一组输出队列，其具有用于每个输出端口的输出队列，用于存储存储在相应输出缓冲器中的每个有效载荷的地址。 仲裁器控制存储的地址的读出顺序。 对于与同一组输出端口相关的输出缓冲器，复用器根据读出顺序将输出缓冲器的有效载荷复用到输出端口。

公开(公告)号：US20110019962A1

公开(公告)日：2011-01-27

申请号：US12614391

申请日：2009-11-06

申请人： Darrell R. Childers ,  Myron Yount ,  Russell Granger ,  Joe Howard ,  Alan Benner ,  Robert K. Mullady

发明人： Darrell R. Childers ,  Myron Yount ,  Russell Granger ,  Joe Howard ,  Alan Benner ,  Robert K. Mullady

IPC分类号： G02B6/00 ,  G02B6/36

CPC分类号： G02B6/3893 ,  G02B6/3869 ,  G02B6/3898

摘要： A sleeve has a handle and extensions to engage a fiber optic connector for insertion into and removal from high density adapters. The sleeve may have multiple connectors installed in a single sleeve and it may be removable. The sleeve has first and second extensions to engage the inner and outer housings, respectively, to insert and remove the fiber optic connector from an adapter.

摘要翻译： 套筒具有手柄和延伸部，以接合用于插入高密度适配器并从高密度适配器移除的光纤连接器。 套筒可以具有安装在单个套管中的多个连接器，并且其可以是可移除的。 套筒具有分别与内壳体和外壳体接合的第一和第二延伸部，用于将光纤连接器从适配器插入和移除。

公开(公告)号：US20060221948A1

公开(公告)日：2006-10-05

申请号：US11095269

申请日：2005-03-31

申请人： Alan Benner ,  Cyriel Minkenberg ,  Craig Stunkel

发明人： Alan Benner ,  Cyriel Minkenberg ,  Craig Stunkel

IPC分类号： G01R31/08 ,  H04L12/26 ,  H04J3/14 ,  H04J1/16 ,  H04L1/00

CPC分类号： H04L47/10 ,  H04L47/266 ,  H04L47/39 ,  H04L49/15 ,  H04L49/3018 ,  H04L49/3027 ,  H04L49/505

摘要： The interconnecting network for switching data packets, having data and flow control information, comprises a local packet switch element (S1) with local input buffers (I(1,1) . . . I(1,y)) for buffering the incoming data packets, a remote packet switch element (S2) with remote input buffers (I(2,1) . . . I(2,y)) for buffering the incoming data packets, and data lines (L) for interconnecting the local and the remote packet switch elements (S1, S2). The interconnecting network further comprises a local and a remote arbiter (A1, A2) which are connected via control lines (CL) to the input buffers (I(1,1) . . . I(1,y), I(2,1) . . . I(2,y)), and which are formed such that they can provide that the flow control information is transmitted via the data lines (L) and the control lines (CL).

摘要翻译： 用于切换具有数据和流控制信息的数据分组的互连网络包括本地分组交换单元（S1），其具有本地输入缓冲器（I（1,1）... I（1，y）），用于缓冲输入 数据分组，用于缓冲输入数据分组的远程分组交换单元（S 2）和用于互连本地的数据线（L）的远程输入缓冲器（I（2,1）... I（2，y）） 和远程分组交换单元（S1，S2）。 互连网络还包括本地和远程仲裁器（A 1，A 2），其通过控制线路（CL）连接到输入缓冲器（I（1,1）... I（1，y），I（ 2,1）... I（2，y）），并且它们被形成为使得它们可以提供经由数据线（L）和控制线（CL）传输流量控制信息。

公开(公告)号：US20050025434A1

公开(公告)日：2005-02-03

申请号：US10631933

申请日：2003-07-31

申请人： Alan Benner ,  Evan Colgan ,  How Lin ,  John Magerlein ,  Frank Pompeo ,  Subhash Shinde ,  Daniel Stigliani

发明人： Alan Benner ,  Evan Colgan ,  How Lin ,  John Magerlein ,  Frank Pompeo ,  Subhash Shinde ,  Daniel Stigliani

IPC分类号： G02B6/36 ,  G02B6/42 ,  G06F1/20 ,  G06F3/00

CPC分类号： G02B6/4201 ,  G02B6/4246 ,  G02B6/4249 ,  G02B6/4268 ,  G02B6/4281 ,  G02B6/4283 ,  G02B6/4292

摘要： An optoelectronic assembly for a computer system includes an electronic chip(s), a substrate, an electrical signaling medium, an optoelectronic transducer, and an optical coupling guide. The electronic chip(s) is in communication with the substrate, which is in communication with a first end of the electrical signaling medium. A second end of the electrical signaling medium is in communication with the optoelectronic transducer, and includes the optical coupling guide for aligning an optical signaling medium with the optoelectronic transducer. An electrical signal from the electronic chip is communicated to the optoelectronic transducer via the substrate and the electrical signaling medium. The optical transducer and electronic chip(s) share a common heat spreader, and communication to other groups of electronic chip(s) is done without the need for communication via a second level electrical package.

摘要翻译： 用于计算机系统的光电组件包括电子芯片，基板，电信号介质，光电转换器和光耦合引导件。 电子芯片与基板通信，该基板与电信号介质的第一端连通。 电信令介质的第二端与光电换能器通信，并且包括用于使光信号介质与光电换能器对准的光耦合引导件。 来自电子芯片的电信号通过衬底和电信令介质传送到光电换能器。 光学传感器和电子芯片共享共同的散热器，并且完成与其他电子芯片组的通信，而不需要通过第二级电气封装进行通信。

公开(公告)号：US08194638B2

公开(公告)日：2012-06-05

申请号：US11493951

申请日：2006-07-27

申请人： Alan Benner ,  Ramakrishnan Rajamony ,  Eugen Schenfeld ,  Craig Brian Stunkel ,  Peter A. Walker

发明人： Alan Benner ,  Ramakrishnan Rajamony ,  Eugen Schenfeld ,  Craig Brian Stunkel ,  Peter A. Walker

IPC分类号： H04L12/28

CPC分类号： H04L12/4641 ,  H04L12/28 ,  H04L12/66

摘要： Briefly, according to an embodiment of the invention, a computing system comprises: a plurality of tightly coupled processing nodes; a plurality of circuit switched networks using a circuit switching mode, interconnecting the processing nodes, and for handling data transfers that meet one or more criteria; and a plurality of electronic packet switched networks, also interconnecting the processing nodes, for handling data transfers that do meet the at least one criteria. The circuit switched networks and the electronic packet switched networks operate simultaneously. The system additionally comprises a plurality of clusters which comprise the processing nodes, and a plurality of intra-cluster communication links. The electronic packet switched networks are for handling collectives and short-lived data transfers among the processing nodes and comprises one-tenth of the bandwidth of the circuit switched networks.

摘要翻译： 简而言之，根据本发明的实施例，一种计算系统包括：多个紧密耦合的处理节点; 使用电路交换模式的多个电路交换网络，互连处理节点，以及用于处理满足一个或多个标准的数据传输; 以及多个电子分组交换网络，其也互连处理节点，用于处理满足至少一个标准的数据传输。 电路交换网络和电子分组交换网络同时工作。 该系统还包括包括处理节点的多个群集和多个群内通信链路。 电子分组交换网络用于处理处理节点之间的集合和短期数据传输，并且包括电路交换网络带宽的十分之一。

公开(公告)号：US20080069109A1

公开(公告)日：2008-03-20

申请号：US11947872

申请日：2007-11-30

申请人： Alan Benner ,  Casimer DeCusatis

发明人： Alan Benner ,  Casimer DeCusatis

IPC分类号： H04L12/56

CPC分类号： H04Q3/5455 ,  H04Q2213/13003 ,  H04Q2213/1302 ,  H04Q2213/1304 ,  H04Q2213/13242 ,  H04Q2213/1331

摘要： A system for delay optimization scheduling in bufferless crossbar switches includes a plurality of line cards, each line card having an ingress half, an egress half, and a partial scheduler, wherein each line card is configured to transmit scheduling information to a horizontal control broadcast network and a vertical control broadcast network; a plurality of couplers connected by control links to the line cards in a two-dimensional grid, organizing the line cards into rows and columns; a bufferless crossbar switch connected by data path links to each line card to the ingress half and the egress half; wherein control information is distributed in a first stage and a second stage of broadcasts.

摘要翻译： 一种用于无缓冲交叉开关中的延迟优化调度的系统包括多个线路卡，每个线路卡具有入口半部，出口半部分和部分调度器，其中每个线路卡被配置为将调度信息发送到水平控制广播网络 和垂直控制广播网络; 多个耦合器通过控制链路连接到二维网格中的线卡，将线卡组织成行和列; 通过数据路径连接到每个线卡到入口半部和出口端连接的无缓冲横梁开关; 其中控制信息分布在第一级和第二级广播中。