公开(公告)号：US07081393B2

公开(公告)日：2006-07-25

申请号：US10709652

申请日：2004-05-20

申请人： Michael P. Belyansky ,  Joyce C. Liu ,  Hsing Jen Wann ,  Richard Stephen Wise ,  Hongwen Yan

发明人： Michael P. Belyansky ,  Joyce C. Liu ,  Hsing Jen Wann ,  Richard Stephen Wise ,  Hongwen Yan

IPC分类号： H01L21/336

CPC分类号： H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： An FET transistor has a gate disposed between a source and a drain; a gate dielectric layer disposed underneath the gate; and a spacer on a side of the gate. The gate dielectric layer is conventional oxide and the spacer has a reduced dielectric constant (k). The reduced dielectric constant (k) may be less than 3.85, or it may be less than 7.0 (˜nitride), but greater than 3.85 (˜oxide). Preferably, the spacer comprises a material which can be etched selectively to the gate dielectric layer. The spacer may be porous, and a thin layer is deposited on the porous spacer to prevent moisture absorption. The spacer may comprise a material selected from the group consisting of Black Diamond, Coral, TERA and Blok type materials. Pores may be formed in the spacer material by exposing the spacers to an oxygen plasma.

摘要翻译： FET晶体管具有设置在源极和漏极之间的栅极; 设置在栅极下方的栅介质层; 和在门侧的间隔物。 栅极电介质层是常规的氧化物，间隔物具有降低的介电常数（k）。 降低的介电常数（k）可以小于3.85，或者可以小于7.0（〜氮化物），但大于3.85（〜氧化物）。 优选地，间隔物包括可以选择性地蚀刻到栅极介电层的材料。 间隔物可以是多孔的，并且在多孔间隔物上沉积薄层以防止吸湿。 间隔物可以包括选自黑钻石，珊瑚，TERA和Blok型材料的材料。 可以通过将间隔物暴露于氧等离子体来在间隔物材料中形成孔。

公开(公告)号：US20100258875A1

公开(公告)日：2010-10-14

申请号：US12823225

申请日：2010-06-25

申请人： Bruce Bennett Doris ,  William K. Henson ,  Richard Stephen Wise ,  Hongwen Yan

发明人： Bruce Bennett Doris ,  William K. Henson ,  Richard Stephen Wise ,  Hongwen Yan

IPC分类号： H01L27/088

CPC分类号： H01L21/823842

摘要： A semiconductor structure. The semiconductor structure includes: a first semiconductor region and a second semiconductor region; a first gate dielectric region on the first semiconductor region; a second gate dielectric region on the second semiconductor region, wherein the second semiconductor region includes a first top surface shared by the second semiconductor region and the second gate dielectric region, and wherein the first top surface defines a reference direction perpendicular to the first top surface and pointing from inside to outside of the second semiconductor region; an electrically conductive layer on the first gate dielectric region; a first poly-silicon region on the electrically conductive layer; a second poly-silicon region on the second gate dielectric region; a first hard mask region on the first poly-silicon region; and a second hard mask region on the second poly-silicon region.

摘要翻译： 半导体结构。 半导体结构包括：第一半导体区域和第二半导体区域; 在所述第一半导体区域上的第一栅极电介质区域; 在所述第二半导体区域上的第二栅极电介质区域，其中所述第二半导体区域包括由所述第二半导体区域和所述第二栅极电介质区域共享的第一顶表面，并且其中所述第一顶表面限定垂直于所述第一顶表面的参考方向 并从第二半导体区域的内部指向外部; 在所述第一栅极电介质区域上的导电层; 导电层上的第一多晶硅区; 在所述第二栅极电介质区域上的第二多晶硅区域; 第一多晶硅区域上的第一硬掩模区域; 以及第二多晶硅区域上的第二硬掩模区域。

公开(公告)号：US20090194820A1

公开(公告)日：2009-08-06

申请号：US12026793

申请日：2008-02-06

申请人： Bruce Bennett Doris ,  William K. Henson ,  Richard Stephen Wise ,  Hongwen Yan

发明人： Bruce Bennett Doris ,  William K. Henson ,  Richard Stephen Wise ,  Hongwen Yan

IPC分类号： H01L27/00 ,  H01L21/8238

CPC分类号： H01L21/823842

摘要： A semiconductor structure fabrication method. The method includes providing a structure which includes (a) first and second semiconductor regions, (b) first and second gate dielectric regions on the first and second semiconductor regions, respectively, (c) a high-K dielectric region on the first gate dielectric region, K being greater than 4, (d) an electrically conductive layer on the high-K dielectric region, (e) a poly-silicon layer on the electrically conductive layer and the second gate dielectric region, and (f) a hard mask layer on the poly-silicon layer. The hard mask layer is patterned resulting in first and second hard mask regions. The poly-silicon layer is etched with the first and second hard mask regions as blocking masks resulting in first and second poly-silicon regions. The first and second poly-silicon regions are exposed to a surrounding ambient.

摘要翻译： 半导体结构制造方法。 该方法包括提供一种结构，该结构包括（a）分别在第一和第二半导体区域上的第一和第二半导体区域，（b）第一和第二栅极电介质区域，（c）第一栅极电介质上的高K电介质区域 区域，K大于4，（d）高K电介质区域上的导电层，（e）导电层和第二栅极电介质区域上的多晶硅层，以及（f）硬掩模 层在多晶硅层上。 对硬掩模层进行图案化，形成第一和第二硬掩模区域。 用第一和第二硬掩模区域蚀刻多晶硅层作为阻挡掩模，产生第一和第二多晶硅区域。 第一和第二多晶硅区域暴露于周围环境。

公开(公告)号：US07749830B2

公开(公告)日：2010-07-06

申请号：US12026793

申请日：2008-02-06

申请人： Bruce Bennett Doris ,  William K. Henson ,  Richard Stephen Wise ,  Hongwen Yan

发明人： Bruce Bennett Doris ,  William K. Henson ,  Richard Stephen Wise ,  Hongwen Yan

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842

摘要： A semiconductor structure fabrication method. The method includes providing a structure which includes (a) first and second semiconductor regions, (b) first and second gate dielectric regions on the first and second semiconductor regions, respectively, (c) a high-K dielectric region on the first gate dielectric region, K being greater than 4, (d) an electrically conductive layer on the high-K dielectric region, (e) a poly-silicon layer on the electrically conductive layer and the second gate dielectric region, and (f) a hard mask layer on the poly-silicon layer. The hard mask layer is patterned resulting in first and second hard mask regions. The poly-silicon layer is etched with the first and second hard mask regions as blocking masks resulting in first and second poly-silicon regions. The first and second poly-silicon regions are exposed to a surrounding ambient.

摘要翻译： 半导体结构制造方法。 该方法包括提供一种结构，该结构包括（a）分别在第一和第二半导体区域上的第一和第二半导体区域，（b）第一和第二栅极电介质区域，（c）第一栅极电介质上的高K电介质区域 区域，K大于4，（d）高K电介质区域上的导电层，（e）导电层和第二栅极电介质区域上的多晶硅层，以及（f）硬掩模 层在多晶硅层上。 对硬掩模层进行图案化，形成第一和第二硬掩模区域。 用第一和第二硬掩模区域蚀刻多晶硅层作为阻挡掩模，产生第一和第二多晶硅区域。 第一和第二多晶硅区域暴露于周围环境。

公开(公告)号：US08018005B2

公开(公告)日：2011-09-13

申请号：US12823225

申请日：2010-06-25

申请人： Bruce Bennett Doris ,  William K. Henson ,  Richard Stephen Wise ,  Hongwen Yan

发明人： Bruce Bennett Doris ,  William K. Henson ,  Richard Stephen Wise ,  Hongwen Yan

IPC分类号： H01L21/70

CPC分类号： H01L21/823842

摘要： A semiconductor structure. The semiconductor structure includes: a first semiconductor region and a second semiconductor region; a first gate dielectric region on the first semiconductor region; a second gate dielectric region on the second semiconductor region, wherein the second semiconductor region includes a first top surface shared by the second semiconductor region and the second gate dielectric region, and wherein the first top surface defines a reference direction perpendicular to the first top surface and pointing from inside to outside of the second semiconductor region; an electrically conductive layer on the first gate dielectric region; a first poly-silicon region on the electrically conductive layer; a second poly-silicon region on the second gate dielectric region; a first hard mask region on the first poly-silicon region; and a second hard mask region on the second poly-silicon region.

摘要翻译： 半导体结构。 半导体结构包括：第一半导体区域和第二半导体区域; 在所述第一半导体区域上的第一栅极电介质区域; 在所述第二半导体区域上的第二栅极电介质区域，其中所述第二半导体区域包括由所述第二半导体区域和所述第二栅极电介质区域共享的第一顶表面，并且其中所述第一顶表面限定垂直于所述第一顶表面的参考方向 并从第二半导体区域的内部指向外部; 在所述第一栅极电介质区域上的导电层; 导电层上的第一多晶硅区; 在所述第二栅极电介质区域上的第二多晶硅区域; 第一多晶硅区域上的第一硬掩模区域; 以及第二多晶硅区域上的第二硬掩模区域。

公开(公告)号：US20110108895A1

公开(公告)日：2011-05-12

申请号：US12983477

申请日：2011-01-03

申请人： Kangguo Cheng ,  Xi Li ,  Richard Stephen Wise

发明人： Kangguo Cheng ,  Xi Li ,  Richard Stephen Wise

IPC分类号： H01L29/78 ,  H01L21/3065

CPC分类号： H01L21/67069 ,  H01J37/32733 ,  H01J2237/20207 ,  H01L21/3086 ,  H01L21/31116 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/66772 ,  H01L29/7835 ,  H01L29/7848 ,  H01L29/78654

摘要： A method of fabricating asymmetrical spacers, structures fabricated using asymmetrical spacers and an apparatus for fabricating asymmetrical spacers. The method includes: forming on a substrate, a structure having a top surface and opposite first and second sidewalls and having a longitudinal axis parallel to the sidewalls; forming a conformal layer on the top surface of the substrate, the top surface of the structure and the sidewalls of the structure; tilting the substrate about a longitudinal axis relative to a flux of reactive ions, the flux of reactive ions striking the conformal layer at acute angle; and exposing the conformal layer to the flux of reactive ions until the conformal layer is removed from the top surface of the structure and the top surface of the substrate leaving a first spacer on the first sidewall and a second spacer on the second sidewall, the first spacer thinner than the second spacer.

摘要翻译： 制造不对称间隔物的方法，使用不对称间隔物制造的结构和用于制造不对称间隔物的装置。 该方法包括：在基底上形成具有顶表面和相对的第一和第二侧壁并具有平行于侧壁的纵向轴线的结构; 在所述基底的顶表面，所述结构的顶表面和所述结构的侧壁上形成共形层; 相对于反应离子通量使基板围绕纵向轴线倾斜，反应离子的流量以锐角撞击共形层; 以及将所述共形层暴露于所述反应离子的通量，直到所述共形层从所述结构的顶表面去除并且所述衬底的顶表面在所述第一侧壁上留下第一间隔物，并且在所述第二侧壁上留下第二间隔物，所述第一 间隔物比第二间隔物薄。

公开(公告)号：US07659616B2

公开(公告)日：2010-02-09

申请号：US11869999

申请日：2007-10-10

申请人： Kaushik A. Kumar ,  Andres Fernando Munoz ,  Michael Ray Sievers ,  Richard Stephen Wise

发明人： Kaushik A. Kumar ,  Andres Fernando Munoz ,  Michael Ray Sievers ,  Richard Stephen Wise

IPC分类号： H01L23/34

CPC分类号： H01L23/467 ,  H01L2924/0002 ,  H01L2924/00

摘要： Structures and methods for forming the same. A semiconductor chip includes a substrate and a transistor. The chip includes N interconnect layers on the substrate, N being a positive integer. The chip includes a cooling pipes system inside the N interconnect layers. The cooling pipes system does not include any solid or liquid material. Given any first point and any second point in the cooling pipes system, there exists a continuous path which connects the first and second points and which is totally within the cooling pipes system. A first portion of the cooling pipes system overlaps the transistor. A second portion of the cooling pipes system is higher than the substrate and lower than a top interconnect layer. The second portion is in direct physical contact with a surrounding ambient.

摘要翻译： 用于形成它的结构和方法。 半导体芯片包括衬底和晶体管。 芯片在衬底上包括N个互连层，N是正整数。 该芯片包括N个互连层内的冷却管道系统。 冷却管系统不包括任何固体或液体材料。 给定冷却管系统中的任何第一点和任何第二点，存在连接第一和第二点并且完全在冷却管系统内的连续路径。 冷却管系统的第一部分与晶体管重叠。 冷却管系统的第二部分高于衬底并且低于顶部互连层。 第二部分与周围环境直接物理接触。

公开(公告)号：US20130012018A1

公开(公告)日：2013-01-10

申请号：US13614273

申请日：2012-09-13

申请人： Kaushik A. Kumar ,  Andres Fernando Munoz ,  Michael Ray Sievers ,  Richard Stephen Wise

发明人： Kaushik A. Kumar ,  Andres Fernando Munoz ,  Michael Ray Sievers ,  Richard Stephen Wise

IPC分类号： H01L21/768

CPC分类号： H01L23/467 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor structure fabrication method. A provided structure includes: a semiconductor substrate, a transistor on the semiconductor substrate, N interconnect layers on the semiconductor substrate, and a temporary filling region within the N layers. N is at least 2. The temporary filling region is heated at a high temperature sufficiently high to result in the temporary filling material being replaced by a cooling pipes system that does not include any solid or liquid material. A first portion and a second portion of the cooling pipes system are each in direct physical contact with a surrounding ambient at a first interface and a second interface respectively such that a first direction perpendicular to the first interface is perpendicular to a second direction perpendicular to the second interface. A totality of interfaces between the cooling pipes system and the ambient consists of the first interface and the second interface.

摘要翻译： 半导体结构制造方法。 提供的结构包括：半导体衬底，半导体衬底上的晶体管，半导体衬底上的N个互连层，以及N层内的临时填充区域。 N至少为2.临时充填区域在足够高的高温下加热，导致临时填充材料被不包括任何固体或液体材料的冷却管道系统所替代。 冷却管系统的第一部分和第二部分分别与第一界面和第二界面处的周围环境直接物理接触，使得垂直于第一界面的第一方向垂直于垂直于第一界面的第二方向 第二个接口 冷却管道系统和环境之间的总体接口包括第一接口和第二接口。

公开(公告)号：US08298966B2

公开(公告)日：2012-10-30

申请号：US12698370

申请日：2010-02-02

申请人： Kaushik A. Kumar ,  Andres Fernando Munoz ,  Michael Ray Sievers ,  Richard Stephen Wise

发明人： Kaushik A. Kumar ,  Andres Fernando Munoz ,  Michael Ray Sievers ,  Richard Stephen Wise

IPC分类号： H01L21/26

CPC分类号： H01L23/467 ,  H01L2924/0002 ,  H01L2924/00

摘要： Structures and methods for forming the same. A semiconductor chip includes a substrate and a transistor. The chip includes N interconnect layers on the substrate, N being a positive integer. The chip includes a cooling pipes system inside the N interconnect layers. The cooling pipes system does not include any solid or liquid material. Given any first point and any second point in the cooling pipes system, there exists a continuous path which connects the first and second points and which is totally within the cooling pipes system. A first portion of the cooling pipes system overlaps the transistor. A second portion of the cooling pipes system is higher than the substrate and lower than a top interconnect layer. The second portion is in direct physical contact with a surrounding ambient.

摘要翻译： 用于形成它的结构和方法。 半导体芯片包括衬底和晶体管。 芯片在衬底上包括N个互连层，N是正整数。 该芯片包括N个互连层内的冷却管道系统。 冷却管系统不包括任何固体或液体材料。 给定冷却管系统中的任何第一点和任何第二点，存在连接第一和第二点并且完全在冷却管系统内的连续路径。 冷却管系统的第一部分与晶体管重叠。 冷却管系统的第二部分高于衬底并且低于顶部互连层。 第二部分与周围环境直接物理接触。

公开(公告)号：US07892928B2

公开(公告)日：2011-02-22

申请号：US11690258

申请日：2007-03-23

申请人： Kangguo Cheng ,  Xi Li ,  Richard Stephen Wise

发明人： Kangguo Cheng ,  Xi Li ,  Richard Stephen Wise

IPC分类号： H01L21/336

CPC分类号： H01L21/67069 ,  H01J37/32733 ,  H01J2237/20207 ,  H01L21/3086 ,  H01L21/31116 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/66772 ,  H01L29/7835 ,  H01L29/7848 ,  H01L29/78654

摘要： A method of fabricating asymmetrical spacers, structures fabricated using asymmetrical spacers and an apparatus for fabricating asymmetrical spacers. The method includes: forming on a substrate, a structure having a top surface and opposite first and second sidewalls and having a longitudinal axis parallel to the sidewalls; forming a conformal layer on the top surface of the substrate, the top surface of the structure and the sidewalls of the structure; tilting the substrate about a longitudinal axis relative to a flux of reactive ions, the flux of reactive ions striking the conformal layer at acute angle; and exposing the conformal layer to the flux of reactive ions until the conformal layer is removed from the top surface of the structure and the top surface of the substrate leaving a first spacer on the first sidewall and a second spacer on the second sidewall, the first spacer thinner than the second spacer.

摘要翻译： 制造不对称间隔物的方法，使用不对称间隔物制造的结构和用于制造不对称间隔物的装置。 该方法包括：在基底上形成具有顶表面和相对的第一和第二侧壁并具有平行于侧壁的纵向轴线的结构; 在所述基底的顶表面，所述结构的顶表面和所述结构的侧壁上形成共形层; 相对于反应离子通量使基板围绕纵向轴线倾斜，反应离子的流量以锐角撞击共形层; 以及将所述保形层暴露于所述反应性离子的通量，直到所述保形层从所述结构的顶表面去除并且所述衬底的顶表面在所述第一侧壁上离开第一间隔物，并在所述第二侧壁上留下第二间隔物，所述第一 间隔物比第二间隔物薄。