公开(公告)号：US5546031A

公开(公告)日：1996-08-13

申请号：US256447

申请日：1994-10-11

申请人： Petrus H. Seesink

发明人： Petrus H. Seesink

IPC分类号： G11C17/00 ,  G11C16/06 ,  G11C16/30 ,  H02M3/07 ,  H03L7/06

CPC分类号： H02M3/07 ,  G11C16/30

摘要： A feed-back circuit for a high voltage generator including several voltage multiplying stages connected in series, wherein an oscillator generates two clock pulses being 180.degree. out of phase to one another, controlling alternately successive voltage multiplying stages to provide a high voltage pulse at the output of the high voltage generator, the high voltage output being connected to the feed-back circuit generating a control signal supplied to the oscillator, so that the two clock pulses are modified in dependence on the high voltage output voltage, wherein the feed-back circuit includes a high voltage feed-back circuit provided with a capacitive input stage (CP, CR), the output signal (VCTRLHV) of the high voltage feed-back circuit controlling the current of a controlled current source, and at least the oscillator generating the clock pulses receives the current as control signal and in dependence thereon controls the frequency of the clock pulses.

摘要翻译： PCT No.PCT / NL92 / 00238 Sec。 371日期：1994年10月11日 102（e）日期1994年10月11日PCT提交1992年12月29日PCT公布。 公开号WO93 / 14555 日期1993年7月22日一种用于高压发生器的反馈电路，包括串联连接的多个电压倍增器，其中振荡器产生彼此相差180°的两个时钟脉冲，控制交替连续的电压倍增级以提供 在高电压发生器的输出处的高电压脉冲，连接到反馈电路的高压输出产生提供给振荡器的控制信号，使得两个时钟脉冲根据高压输出电压被修改， 其特征在于，所述反馈电路包括设置有电容性输入级（CP，CR）的高电压反馈电路，所述高电压反馈电路的输出信号（VCTRLHV）控制受控电流源的电流，以及 至少产生时钟脉冲的振荡器接收电流作为控制信号，并根据其控制时钟脉冲的频率。

公开(公告)号：US5442319A

公开(公告)日：1995-08-15

申请号：US211034

申请日：1994-06-28

申请人： Petrus H. Seesink ,  Reinder L. Post

发明人： Petrus H. Seesink ,  Reinder L. Post

IPC分类号： H03F1/30 ,  H03F3/30 ,  H03F3/45

CPC分类号： H03F3/3001 ,  H03F1/301 ,  H03F2203/45508

摘要： Biasing circuit for a class-AB Miller CMOS operational amplifier generating a first biasing voltage (VB1) for a MOS transistor (M5) determining the current through an operational amplifier input stage (M1 . . . M5), as well as a second biasing voltage (VB1C) for a MOS-transistor (M8) determining the current in a source follower stage (M8, M9), among others comprising a series connection of a MOS transistor (MB1) connected as a diode and a current source (Iref), the junction point being connected to the inverting input of a biasing operational amplifier (A), the non-inverting input of which receives a signal from the junction point from a series connection of two MOS transistors (M8C, M9C) being proportional to the source follower stage (M8, M9). The output of the biasing operational amplifier (A) is connected to the gate electrode of MOS transistor (M8C). The inverting input also receives the first biasing voltage (VB1), whereas the output of the biasing operational amplifier provides the second biasing voltage (VB1C).

摘要翻译： PCT No.PCT / NL92 / 00151 Sec。 371日期：1994年6月28日 102（e）日期1994年6月28日PCT提交1992年9月3日PCT公布。 公开号WO93 / 06655 日期：1993年04月1日AB类Miller CMOS运算放大器的补偿电路产生用于确定通过运算放大器输入级（M1 ... M5）的电流的MOS晶体管（M5）的第一偏置电压（VB1） 以及用于确定源极跟随器级（M8，M9）中的电流的MOS晶体管（M8）的第二偏置电压（VB1C），其中包括串联连接作为二极管连接的MOS晶体管（MB1）和 电流源（Iref），所述连接点连接到偏置运算放大器（A）的反相输入端，所述偏置运算放大器（A）的反相输入端从两个MOS晶体管的串联连接（M8C， M9C）与源极跟随器级（M8，M9）成比例。 偏置运算放大器（A）的输出端连接到MOS晶体管（M8C）的栅电极。 反相输入端还接收第一偏置电压（VB1），而偏置运算放大器的输出提供第二偏置电压（VB1C）。

公开(公告)号：US5604685A

公开(公告)日：1997-02-18

申请号：US342218

申请日：1994-11-18

申请人： Petrus H. Seesink ,  Georg Schneider ,  Richard Wagner ,  Vierten M. Mellert

发明人： Petrus H. Seesink ,  Georg Schneider ,  Richard Wagner ,  Vierten M. Mellert

IPC分类号： G01L19/04 ,  G01D3/00 ,  G01D3/02 ,  G01D3/028 ,  G01D3/036 ,  G01D5/24

CPC分类号： G01D3/0365

摘要： A circuit arrangement for the linearization and temperature compensation of capacitive sensor signals is provided which requires few components and wherein the compensated input signal is obtained fast. The arrangement includes: a clock generator; a reference capacitor; a measuring capacitor; a temperature-dependent voltage divider connected between an operating and a reference potential which measures the temperature of the measuring capacitor; an adjusting circuit which acts on the measuring capacitor and the reference capacitor and having a first input connected to the operating potential, a second input connected to the voltage divider, and a third input; an integrating stage connected to the measuring capacitor and the reference capacitor and having its output coupled to the third input of the adjusting circuit, the output being the output of the arrangement. The output signal is ##EQU1## where C.sub.v =(C.sub.m -C.sub.r)/C.sub.m, (C.sub.m -C.sub.r)/(C.sub.m +C.sub.r) , or (C.sub.m -C.sub.r)/C.sub.r ; C.sub.m is the capacitance of the capacitor; C.sub.r is the capacitance of the reference capacitor; U is the operating potential; a.sub.0 is a zero adjustment value; a.sub.1 is a temperature coefficient zero adjustment value; a.sub.2 is a first span adjustment value; a.sub.3 is a temperature coefficient span adjustment value; b.sub.0 is a second span adjustment value; b.sub.1 is a linearization adjustment value, and v.sub.1 is the temperature-dependent resistance ratio of the voltage divider.

摘要翻译： 提供了用于电容传感器信号的线性化和温度补偿的电路装置，其需要很少的部件，并且其中快速获得补偿的输入信号。 该装置包括：时钟发生器; 参考电容; 测量电容器; 连接在测量电容器温度的工作电压和参考电位之间的温度依赖性分压器; 调节电路，其作用在测量电容器和参考电容器上，并具有连接到工作电位的第一输入端，连接到分压器的第二输入端和第三输入端; 连接到测量电容器和参考电容器并且其输出耦合到调节电路的第三输入端的积分级，输出是该装置的输出。 Cv =（Cm-Cr）/ Cm，（Cm-Cr）/（Cm + Cr）或（Cm-Cr）/ Cr的输出信号为 Cm是电容器的电容; Cr是参考电容器的电容; U是经营潜力; a0是零调整值; a1是温度系数零调整值; a2是第一个量程调整值; a3是温度系数范围调整值; b0是第二范围调整值; b1是线性化调整值，v1是分压器的温度依赖电阻比。

公开(公告)号：US5504446A

公开(公告)日：1996-04-02

申请号：US94022

申请日：1993-07-26

申请人： Petrus H. Seesink

发明人： Petrus H. Seesink

IPC分类号： H02H7/125 ,  H02H9/04 ,  H03K5/08 ,  H03K5/02 ,  H03K12/00

CPC分类号： H02H9/041 ,  H02H9/046 ,  H02H7/1252

摘要： AC voltage clipper for a MOS-circuit having two input terminals (In1, In2) receiving an ac supply voltage, wherein one input terminal (In1) is connected to a point of common voltage through a first MOS-transistor (MCL41) and the other input terminal (In2) is connected to said point of common voltage through a second MOS-transistor (MCL42). The gates of MOS-transistors (MCL41, MCL42) are connected to each other and receive a gate voltage (Vg4) of a control circuit (MCL2, MCL3, DCL11,DCL12), in such a way that both transistors (MCL41, MCL42) will conduct when the absolute value of the ac supply voltage, being applied as an input signal to the control circuit (MCL2, MCL3, DCL11, DCL12) exceeds a predetermined threshold value.

摘要翻译： PCT No.PCT / NL92 / 00105 Sec。 371日期：1993年7月26日 102（e）日期1993年7月26日PCT提交1992年6月15日PCT公布。 第WO92 / 22950号公报 具有接收交流电源电压的两个输入端子（In1，In2）的MOS电路的AC电压调节器，其中一个输入端子（In1）通过第一MOS-电压连接到公共电压点， 晶体管（MCL41）和另一个输入端子（In2）通过第二MOS晶体管（MCL42）连接到所述公共电压点。 MOS晶体管（MCL41，MCL42）的栅极彼此连接并以这样的方式接收控制电路（MCL2，MCL3，DCL11，DCL12）的栅极电压（Vg4），使得两个晶体管（MCL41，MCL42） 当作为输入信号施加到控制电路（MCL2，MCL3，DCL11，DCL12）的交流电源电压的绝对值超过预定的阈值时，将导通。

公开(公告)号：US6147541A

公开(公告)日：2000-11-14

申请号：US935870

申请日：1997-09-23

申请人： Petrus H. Seesink

发明人： Petrus H. Seesink

IPC分类号： H03K3/0231 ,  G06G7/19

CPC分类号： H03K3/0231

摘要： With regard to a significant reduction in the tolerance range or margin to be taken into account in the design of a switched-capacitor circuit which is monolithically integrated by means of enhancement-mode insulated-gate field-effect transistors there is provided at least one opamp. This opamp contains a resistor which determines its quiescent current and is realized as a transistor operated in the permanently current-conducting state. An on-chip clock oscillator generates a clock signal. This oscillator is either an RC clock oscillator, whose frequency is determined by an oscillator resistor, which is realized as a transistor operated in the permanently current-conducting state, and an oscillator capacitor, or a current-controlled clock oscillator, whose frequency is determined by the quiescent current of the opamp. At least one capacitor is charged or discharged during operation by the opam via at least one switch in the form of a transistor clocked by the clock signal.

摘要翻译： 关于在通过增强型绝缘栅场效应晶体管单片集成的开关电容器电路的设计中要考虑的公差范围或余量的显着减小，提供至少一个运算放大器 。 该运算放大器包含一个确定其静态电流的电阻，并被实现为在永久导通状态下工作的晶体管。 片上时钟振荡器产生时钟信号。 该振荡器是RC时钟振荡器，其频率由振荡器电阻决定，振荡器电阻被实现为在永久导通状态下工作的晶体管，以及振荡器电容器或电流控制的时钟振荡器，其频率被确定 通过opamp的静态电流。 至少一个电容器在运行期间由opam通过至少一个以时钟信号为时钟的晶体管形式的开关进行充电或放电。

公开(公告)号：US5949288A

公开(公告)日：1999-09-07

申请号：US899536

申请日：1997-07-24

申请人： Petrus H. Seesink

发明人： Petrus H. Seesink

IPC分类号： H03G1/00 ,  H03F3/04

CPC分类号： H03G1/0088

摘要： This circuit arrangement has the property of an amplifier with a set or adjustable non-inverting gain and contains an opamp (3) having an a non-inverting and an inverting input (31, 32) as well as an output (33) which is also a signal output (A) of the circuit arrangement, and a current copier (8) having a current input and a current output. The noninverting input (31) is connected to a first reference potenial (P.sub.1) and the output (33) via a first resistor (1) to the inverting input (32). The input (E) of the circuit arangement is connected via a second resistor (2) to the current input of the current copier (8) the current output of which is connected to the inverting input (32). The output section of the current copier is connected to a second reference potential (P.sub.2) and its input section to the first reference potential.

摘要翻译： 该电路装置具有具有设定或可调整的非反相增益的放大器的特性，并且包含具有非反相和反相输入（31,32）的运算放大器（3）以及输出（33），其输出 还有电路装置的信号输出（A）和具有电流输入和电流输出的电流复印机（8）。 同相输入（31）经由第一电阻器（1）连接到第一参考电位（P1）和输出（33）至反相输入端（32）。 电路布置的输入（E）经由第二电阻器（2）连接到电流输出连接到反相输入端（32）的当前复印机（8）的电流输入端。 当前复印机的输出部分连接到第二参考电位（P2），其输入部分连接到第一参考电位。

公开(公告)号：US5506526A

公开(公告)日：1996-04-09

申请号：US290862

申请日：1994-10-17

申请人： Petrus H. Seesink

发明人： Petrus H. Seesink

IPC分类号： G06F3/05 ,  G11C27/02 ,  H03F1/30

CPC分类号： G11C27/026 ,  H03F1/303

摘要： Offset-compensated sample and hold arrangement to sample an input signal comprising at least an operational amplifier (A), a first capacitor (C1), a second capacitor (C2), a first switch (S110), a second switch (S211), a third switch (S210), a fourth switch (S111), a fifth switch (S120), a sixth switch (S121), a seventh switch (S220) and an eighth switch (S221), which switches capacitors and operational amplifier are interconnected in such a way and may be switched in such a way that during an offset-compensation phase the output voltage will only experience a very small voltage change.

摘要翻译： PCT No.PCT / NL93 / 00038 Sec。 371日期：1994年10月17日 102（e）日期1994年10月14日PCT提交1993年2月18日PCT公布。 公开号WO93 / 17436 日期：1993年9月2日。偏移补偿采样和保持装置以对至少包括运算放大器（A），第一电容器（C1），第二电容器（C2），第一开关（S110） 第二开关（S211），第三开关（S210），第四开关（S111），第五开关（S120），第六开关（S121），第七开关（S220）和第八开关（S221） 开关电容器和运算放大器以这样的方式互连，并且可以以这样的方式切换，使得在偏移补偿阶段期间，输出电压将仅经历非常小的电压变化。

公开(公告)号：US5483434A

公开(公告)日：1996-01-09

申请号：US256511

申请日：1995-01-03

申请人： Petrus H. Seesink

发明人： Petrus H. Seesink

IPC分类号： G11C5/14 ,  G11C16/30 ,  H02M3/07

CPC分类号： G11C16/30 ,  G11C5/145 ,  H02M3/07

摘要： High voltage generator including several voltage multiplying stages connected in series, each having a diode and a capacitor one terminal of which being connected to the cathode of the respective diode, every cathode of a diode being connected to the anode of the diode of the next voltage multiplying stage, a clock generator generating two clock pulses being 180.degree. out of phase to one another and being supplied alternately to the other terminal of the capacitors of successive voltage multiplying stages, the last diode in the series supplying a high voltage output and the high voltage output being connected to feed-back circuit, modifying the two clock pulses in dependence on the voltage level on the high voltage output, at least the capacitor (Cn) in the last voltage multiplying stage receiving a control current (I1) determined by the feed-back circuit instead of one of both clock pulses.

摘要翻译： PCT No.PCT / NL92 / 00237 Sec。 371日期1995年1月3日 102（e）日期1995年1月3日PCT 1992年12月29日PCT PCT。 出版物WO93 / 14554 日期：1993年7月22日。高压发生器包括串联连接的几个电压倍增级，每个具有二极管和一个电容器，一个端子连接到相应二极管的阴极，二极管的每个阴极连接到阳极 产生下一个倍压级的二极管的时钟发生器，产生两个彼此相差180°的时钟脉冲，并且交替地提供给连续电压级的电容器的另一个端子，串联的最后一个二极管 高电压输出和高电压输出连接到反馈电路，根据高电压输出上的电压电平修改两个时钟脉冲，至少最后一个电压倍增级中的电容器（Cn）接收控制 由反馈电路确定的电流（I1）代替两个时钟脉冲之一。