公开(公告)号：US20050083743A1

公开(公告)日：2005-04-21

申请号：US10935914

申请日：2004-09-07

申请人： Radu Andrei ,  Richard Spitzer ,  E. Torok ,  Stephen Nuspl

发明人： Radu Andrei ,  Richard Spitzer ,  E. Torok ,  Stephen Nuspl

IPC分类号： G05B19/045 ,  G11C7/00 ,  G11C11/00 ,  G11C11/15 ,  G11C11/16 ,  G11C14/00

CPC分类号： G11C14/0081 ,  G11C11/005 ,  G11C11/16

摘要： A nonvolatile sequential machine is described which includes a semiconductor controller operable to control operation of the nonvolatile sequential machine according to a state machine comprising a plurality of states. The nonvolatile sequential machine further includes a plurality of state registers operable to store the plurality of states. The state registers comprise nonvolatile random-access memory operation of which is based on giant magnetoresistance.

摘要翻译： 描述了一种非易失性顺序机器，其包括可操作以根据包括多个状态的状态机来控制非易失性顺序机器的操作的半导体控制器。 非易失性顺序机器还包括可操作以存储多个状态的多个状态寄存器。 状态寄存器包括基于巨磁电阻的非易失性随机存取存储器操作。

公开(公告)号：US07005852B2

公开(公告)日：2006-02-28

申请号：US10806895

申请日：2004-03-22

申请人： Radu Andrei ,  Richard Spitzer ,  E. James Torok

发明人： Radu Andrei ,  Richard Spitzer ,  E. James Torok

IPC分类号： G01R33/02

CPC分类号： G09G3/3486 ,  G11C11/15

摘要： A display device is described having a panel and all-metal electronics formed on a surface of the panel and operable to control operation of a plurality of basic visible elements associated with the panel.

摘要翻译： 描述了一种显示装置，其具有在面板的表面上形成的面板和全金属电子器件，并且可操作以控制与面板相关联的多个基本可见元件的操作。

公开(公告)号：US06992919B2

公开(公告)日：2006-01-31

申请号：US10731732

申请日：2003-12-08

申请人： Radu Andrei ,  Richard Spitzer ,  E. James Torok

发明人： Radu Andrei ,  Richard Spitzer ,  E. James Torok

IPC分类号： G11C11/00

CPC分类号： G11C11/15

摘要： A three-dimensional circuit and methods for fabricating such a circuit are described. The three-dimensional circuit includes a plurality of stacked levels on a substrate. Each level includes a plurality of all-metal circuit components exhibiting giant magnetoresistance and arranged in two dimensions, the circuit further includes an interconnect for providing interconnections between the circuit components on different ones of the plurality of levels.

摘要翻译： 对三维电路及其制造方法进行说明。 三维电路在衬底上包括多个层叠层。 每个级包括多个显示巨磁电阻的全金属电路组件并且被布置成二维的电路，该电路还包括用于在多个电平中的不同电平上的电路部件之间提供互连的互连。

公开(公告)号：US20160233862A1

公开(公告)日：2016-08-11

申请号：US14618953

申请日：2015-02-10

申请人： Adrian Stoica ,  Radu Andrei

发明人： Adrian Stoica ,  Radu Andrei

IPC分类号： H03K19/00 ,  H03K19/08

CPC分类号： H03K19/0002 ,  G06F7/00 ,  G06F7/49 ,  H03K19/08

摘要： Electronic logic gates that operate using N logic state levels, where N is greater than 2, and methods of operating such gates. The electronic logic gates operate according to truth tables. At least two input signals each having a logic state that can range over more than two logic states are provided to the logic gates. The logic gates each provide an output signal that can have one of N logic states. Examples of gates described include NAND/NAND gates having two inputs A and B and NAND/NAND gates having three inputs A, B, and C, where A, B and C can take any of four logic states. Systems using such gates are described, and their operation illustrated. Optical logic gates that operate using N logic state levels are also described.

摘要翻译： 使用N个大于2的N逻辑状态电平进行操作的电子逻辑门，以及操作这些门的方法。 电子逻辑门根据真值表进行操作。 至少两个具有可超过两个以上逻辑状态的逻辑状态的输入信号被提供给逻辑门。 每个逻辑门提供可以具有N个逻辑状态之一的输出信号。 所描述的门的示例包括具有两个输入A和B的NAND / NAND门和具有三个输入A，B和C的NAND / NAND门，其中A，B和C可以采取四种逻辑状态中的任一种。 描述使用这种门的系统，并且说明它们的操作。 还描述了使用N个逻辑状态级操作的光逻辑门。

公开(公告)号：US08975922B2

公开(公告)日：2015-03-10

申请号：US13235188

申请日：2011-09-16

申请人： Adrian Stoica ,  Radu Andrei ,  David Zhu ,  Mohammad Mehdi Mojarradi ,  Tuan A. Vo

发明人： Adrian Stoica ,  Radu Andrei ,  David Zhu ,  Mohammad Mehdi Mojarradi ,  Tuan A. Vo

IPC分类号： H03K19/094 ,  G06F7/00 ,  G06F7/49 ,  H03K19/00

CPC分类号： H03K19/0002 ,  G06F7/00 ,  G06F7/49 ,  H03K19/08

摘要： Electronic logic gates that operate using N logic state levels, where N is greater than 2, and methods of operating such gates. The electronic logic gates operate according to truth tables. At least two input signals each having a logic state that can range over more than two logic states are provided to the logic gates. The logic gates each provide an output signal that can have one of N logic states. Examples of gates described include NAND/NAND gates having two inputs A and B and NAND/NAND gates having three inputs A, B, and C, where A, B and C can take any of four logic states. Systems using such gates are described, and their operation illustrated. Optical logic gates that operate using N logic state levels are also described.

摘要翻译： 使用N个大于2的N逻辑状态电平进行操作的电子逻辑门，以及操作这些门的方法。 电子逻辑门根据真值表进行操作。 至少两个具有可超过两个以上逻辑状态的逻辑状态的输入信号被提供给逻辑门。 每个逻辑门提供可以具有N个逻辑状态之一的输出信号。 所描述的门的示例包括具有两个输入A和B的NAND / NAND门和具有三个输入A，B和C的NAND / NAND门，其中A，B和C可以采取四种逻辑状态中的任一种。 描述使用这种门的系统，并且说明它们的操作。 还描述了使用N个逻辑状态级操作的光逻辑门。

公开(公告)号：US20090295430A1

公开(公告)日：2009-12-03

申请号：US12393562

申请日：2009-02-26

申请人： Adrian Stoica ,  Radu Andrei

发明人： Adrian Stoica ,  Radu Andrei

IPC分类号： H03K19/082 ,  G06F17/50

CPC分类号： H03K19/0002 ,  G06F7/00 ,  G06F7/49

摘要： A methodology for describing an input-output behavior of a multi-level logic gate to process simultaneously a multiplicity of independent Boolean logic functions, with each Boolean function processing signals carried on an individual, separate channel. An embodiment may simultaneously process the same data with the same function or with different functions, multiple data with the same function, or multiple data with different functions. In addition, multi-level logic signals (having more than two levels) may be processed, so that a higher communication bandwidth may be obtained without necessarily increasing the number of traces (wires). Other embodiments are described and claimed.

摘要翻译： 用于描述多级逻辑门的输入 - 输出行为的方法，以同时处理多个独立布尔逻辑函数，每个布尔函数处理单个信道上承载的信号。 实施例可以以相同的功能或具有不同功能，具有相同功能的多个数据或具有不同功能的多个数据同时处理相同的数据。 此外，可以处理多电平逻辑信号（具有多于两个电平），使得可以获得更高的通信带宽而不必增加迹线数量（线）。 描述和要求保护其他实施例。