利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

4 条记录 (耗时 0.024 秒)

    METHOD FOR COMPENSATING FOR VARIATIONS IN DATA TIMING
    1.
    发明申请
    METHOD FOR COMPENSATING FOR VARIATIONS IN DATA TIMING 有权
    用于补偿数据时间变化的方法

    公开(公告)号：US20120089857A1

    公开(公告)日：2012-04-12

    申请号：US12901579

    申请日：2010-10-11

    申请人： Rajeev Sharma ,  Ajay Kumar ,  Naresh Dhamija ,  Atul Gupta ,  Ajay K. Gaite ,  IIamparidhi I

    发明人： Rajeev Sharma ,  Ajay Kumar ,  Naresh Dhamija ,  Atul Gupta ,  Ajay K. Gaite ,  IIamparidhi I

    IPC分类号： G06F1/04

    CPC分类号： G06F13/1689 ,  G06F13/4243

    摘要： A method for compensating for variations in timing of data sent to a processor on data bit lines relative to a strobe clock sent to the processor on a strobe clock line that can be used in a dual data rate (DDR) memory identifies discrete minimum and maximum time offset values for test data in selected data bit patterns for the data bit lines. The discrete minimum time offset value is the minimum timing adjustment required to allow the processor to receive the data in a steady-state condition during a data valid window of the strobe clock and the discrete maximum time offset value is a maximum timing adjustment required to allow the processor to receive the data in a steady-state condition during a data valid window of the strobe clock. The discrete minimum and maximum time offset values identify a valid range when the data bit lines supply data in a steady-state condition for latching into the processor by the strobe clock.

    摘要翻译： 用于补偿在数据位线上相对于在双数据速率（DDR）存储器中使用的选通时钟线上发送到处理器的选通时钟的数据位线发送的数据的时序变化的方法，该方法能够识别离散的最小和最大值 用于数据位线的选定数据位模式中的测试数据的时间偏移值。 离散的最小时间偏移值是在选通时钟的数据有效窗口期间允许处理器在稳态条件下接收数据所需的最小定时调整，并且离散最大时间偏移值是允许允许的最大定时调整 所述处理器在所述选通时钟的数据有效窗口期间以稳态条件接收所述数据。 当数据位线在稳态条件下提供数据以通过选通时钟锁存到处理器中时，离散的最小和最大时间偏移值标识有效范围。

    Method for compensating for variations in data timing
    2.
    发明授权
    Method for compensating for variations in data timing 有权
    补偿数据时序变化的方法

    公开(公告)号：US08407509B2

    公开(公告)日：2013-03-26

    申请号：US12901579

    申请日：2010-10-11

    申请人： Rajeev Sharma ,  Ajay Kumar ,  Naresh Dhamija ,  Atul Gupta ,  Ajay K. Gaite ,  Llamparidhi l

    发明人： Rajeev Sharma ,  Ajay Kumar ,  Naresh Dhamija ,  Atul Gupta ,  Ajay K. Gaite ,  Llamparidhi l

    IPC分类号： G06F1/04 ,  G06F13/00 ,  G06F13/42

    CPC分类号： G06F13/1689 ,  G06F13/4243

    摘要： A method for compensating for variations in timing of data sent to a processor on data bit lines relative to a strobe clock sent to the processor on a strobe clock line that can be used in a dual data rate (DDR) memory identifies discrete minimum and maximum time offset values for test data in selected data bit patterns for the data bit lines. The discrete minimum time offset value is the minimum timing adjustment required to allow the processor to receive the data in a steady-state condition during a data valid window of the strobe clock and the discrete maximum time offset value is a maximum timing adjustment required to allow the processor to receive the data in a steady-state condition during a data valid window of the strobe clock. The discrete minimum and maximum time offset values identify a valid range when the data bit lines supply data in a steady-state condition for latching into the processor by the strobe clock.

    摘要翻译： 用于补偿在数据位线上相对于在双数据速率（DDR）存储器中使用的选通时钟线上发送到处理器的选通时钟的数据位线发送的数据的时序变化的方法，该方法能够识别离散的最小和最大值 用于数据位线的选定数据位模式中的测试数据的时间偏移值。 离散的最小时间偏移值是在选通时钟的数据有效窗口期间允许处理器在稳态条件下接收数据所需的最小定时调整，并且离散最大时间偏移值是允许允许的最大定时调整 所述处理器在所述选通时钟的数据有效窗口期间以稳态条件接收所述数据。 当数据位线在稳态条件下提供数据以通过选通时钟锁存到处理器中时，离散的最小和最大时间偏移值标识有效范围。

    System on a chip with interleaved sets of pads
    3.
    发明授权
    System on a chip with interleaved sets of pads 有权
    系统在片上具有交错的焊盘组

    公开(公告)号：US08476768B2

    公开(公告)日：2013-07-02

    申请号：US13170210

    申请日：2011-06-28

    申请人： Ajay Kumar ,  Sahil S. Dabare ,  Ajay K. Gaite ,  Shyam S. Gupta

    发明人： Ajay Kumar ,  Sahil S. Dabare ,  Ajay K. Gaite ,  Shyam S. Gupta

    IPC分类号： H01H79/00

    CPC分类号： H01L23/50 ,  H01L24/06 ,  H01L24/16 ,  H01L24/17 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/0612 ,  H01L2224/06515 ,  H01L2224/16225 ,  H01L2224/1712 ,  H01L2224/48 ,  H01L2224/4912 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/3862 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

    摘要： A system on a chip (SOC) includes a physical interface having first and second sets of interface pads. Interface pads from the first set are interleaved with interface pads from the second set. Additionally, the SOC is arranged for operation with a superset die having first and second personalities and has a physical interface with interface pads. The SOC uses a first number of interface pads in the first personality and a second number of interface pads in the second personality, where the first number is greater than the second number. A switch switches signals between the superset die and the physical interface and, in the second personality, switches signals to the physical interface so that interface pads in the second number of interface pads are interleaved with interface pads not in use in the second personality.

    摘要翻译： 芯片上的系统（SOC）包括具有第一和第二组接口焊盘的物理接口。 来自第一组的接口焊盘与来自第二组的接口焊盘交错。 另外，SOC被配置为具有具有第一和第二个性的超级管芯的操作，并且具有与接口焊盘的物理接口。 SOC使用第一个人中的第一数量的接口焊盘和第二个人中的第二数量的接口焊盘，其中第一个数量大于第二个数量。 A开关在超级管芯和物理接口之间切换信号，并且在第二个性中将信号切换到物理接口，使得第二数量的接口焊盘中的接口焊盘与不在第二个性中使用的接口焊盘交错。