利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

117 条记录 (耗时 0.023 秒)

    Two mask MTJ integration for STT MRAM
    1.
    发明授权
    Two mask MTJ integration for STT MRAM 有权
    两个掩模MTJ集成为STT MRAM

    公开(公告)号：US08125040B2

    公开(公告)日：2012-02-28

    申请号：US12405461

    申请日：2009-03-17

    申请人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

    发明人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

    IPC分类号： H01L29/82

    CPC分类号： H01L43/08 ,  G11C11/161 ,  H01L43/12

    摘要： A method for forming a magnetic tunnel junction (MTJ) for magnetic random access memory (MRAM) using two masks includes depositing over an interlevel dielectric layer containing an exposed first interconnect metallization, a first electrode, a fixed magnetization layer, a tunneling barrier layer, a free magnetization layer and a second electrode. An MTJ structure including the tunnel barrier layer, free layer and second electrode is defined above the first interconnect metallization by a first mask. A first passivation layer encapsulates the MTJ structure, leaving the second electrode exposed. A third electrode is deposited in contact with the second electrode. A second mask is used to pattern a larger structure including the third electrode, the first passivation layer, the fixed magnetization layer and the first electrode. A second dielectric passivation layer covers the etched plurality of layers, the first interlevel dielectric layer and the first interconnect metallization.

    摘要翻译： 使用两个掩模形成用于磁性随机存取存储器（MRAM）的磁性隧道结（MTJ）的方法包括在包含暴露的第一互连金属化的层间介质层上沉积，第一电极，固定磁化层，隧道势垒层， 自由磁化层和第二电极。 包括隧道势垒层，自由层和第二电极的MTJ结构通过第一掩模限定在第一互连金属化之上。 第一钝化层封装MTJ结构，留下第二电极。 沉积与第二电极接触的第三电极。 使用第二掩模来图案化包括第三电极，第一钝化层，固定磁化层和第一电极的较大结构。 第二电介质钝化层覆盖被蚀刻的多个层，第一层间介质层和第一互连金属化层。

    Two Mask MTJ Integration For STT MRAM
    2.
    发明申请
    Two Mask MTJ Integration For STT MRAM 有权
    两个掩模MTJ集成为STT MRAM

    公开(公告)号：US20090261437A1

    公开(公告)日：2009-10-22

    申请号：US12405461

    申请日：2009-03-17

    申请人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

    发明人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

    IPC分类号： H01L43/00 ,  H01L43/12

    CPC分类号： H01L43/08 ,  G11C11/161 ,  H01L43/12

    摘要： A method for forming a magnetic tunnel junction (MTJ) for magnetic random access memory (MRAM) using two masks includes depositing over an interlevel dielectric layer containing an exposed first interconnect metallization, a first electrode, a fixed magnetization layer, a tunneling barrier layer, a free magnetization layer and a second electrode. An MTJ structure including the tunnel barrier layer, free layer and second electrode is defined above the first interconnect metallization by a first mask. A first passivation layer encapsulates the MTJ structure, leaving the second electrode exposed. A third electrode is deposited in contact with the second electrode. A second mask is used to pattern a larger structure including the third electrode, the first passivation layer, the fixed magnetization layer and the first electrode. A second dielectric passivation layer covers the etched plurality of layers, the first interlevel dielectric layer and the first interconnect metallization.

    摘要翻译： 使用两个掩模形成用于磁性随机存取存储器（MRAM）的磁性隧道结（MTJ）的方法包括在包含暴露的第一互连金属化的层间介质层上沉积，第一电极，固定磁化层，隧道势垒层， 自由磁化层和第二电极。 包括隧道势垒层，自由层和第二电极的MTJ结构通过第一掩模限定在第一互连金属化之上。 第一钝化层封装MTJ结构，留下第二电极。 沉积与第二电极接触的第三电极。 使用第二掩模来图案化包括第三电极，第一钝化层，固定磁化层和第一电极的较大结构。 第二电介质钝化层覆盖被蚀刻的多个层，第一层间介质层和第一互连金属化层。

    Predictive Modeling of Interconnect Modules for Advanced On-Chip Interconnect Technology
    3.
    发明申请
    Predictive Modeling of Interconnect Modules for Advanced On-Chip Interconnect Technology 失效
    用于高级片上互连技术的互连模块的预测建模

    公开(公告)号：US20090327983A1

    公开(公告)日：2009-12-31

    申请号：US12474297

    申请日：2009-05-29

    申请人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    发明人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5036

    摘要： A computer program product estimates performance of an interconnect structure of a semiconductor integrated circuit (IC). The program product includes code executing on a computer to calculate at least one electrical characteristic of the interconnect structure based on input data accounting for multiple layers of the interconnect structure. The electrical characteristics can be capacitance, resistance, and/or inductance. The capacitance may be based upon multiple components, including a fringe capacitance component, a terminal capacitance component, and a coupling capacitance component.

    摘要翻译： 计算机程序产品估计半导体集成电路（IC）的互连结构的性能。 程序产品包括在计算机上执行的代码，用于基于考虑到互连结构的多层的输入数据来计算互连结构的至少一个电特性。 电气特性可以是电容，电阻和/或电感。 电容可以基于多个分量，包括边缘电容分量，端子电容分量和耦合电容分量。

    Predictive modeling of interconnect modules for advanced on-chip interconnect technology
    4.
    发明授权
    Predictive modeling of interconnect modules for advanced on-chip interconnect technology 失效
    用于先进片上互连技术的互连模块的预测建模

    公开(公告)号：US08429577B2

    公开(公告)日：2013-04-23

    申请号：US12474297

    申请日：2009-05-29

    申请人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    发明人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    IPC分类号： G06F9/455 ,  G06F17/50

    CPC分类号： G06F17/5036

    摘要： A computer program product estimates performance of an interconnect structure of a semiconductor integrated circuit (IC). The program product includes code executing on a computer to calculate at least one electrical characteristic of the interconnect structure based on input data accounting for multiple layers of the interconnect structure. The electrical characteristics can be capacitance, resistance, and/or inductance. The capacitance may be based upon multiple components, including a fringe capacitance component, a terminal capacitance component, and a coupling capacitance component.

    摘要翻译： 计算机程序产品估计半导体集成电路（IC）的互连结构的性能。 程序产品包括在计算机上执行的代码，用于基于考虑到互连结构的多层的输入数据来计算互连结构的至少一个电特性。 电气特性可以是电容，电阻和/或电感。 电容可以基于多个分量，包括边缘电容分量，端子电容分量和耦合电容分量。

    STT MRAM Magnetic Tunnel Junction Architecture and Integration
    8.
    发明申请
    STT MRAM Magnetic Tunnel Junction Architecture and Integration 有权
    STT MRAM磁隧道结结构与集成

    公开(公告)号：US20090261434A1

    公开(公告)日：2009-10-22

    申请号：US12355941

    申请日：2009-01-19

    申请人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Kangho Lee ,  Xiaochun Zhu

    发明人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Kangho Lee ,  Xiaochun Zhu

    IPC分类号： H01L29/82 ,  H01L21/00

    CPC分类号： H01L27/222 ,  H01L43/08 ,  H01L43/12

    摘要： A magnetic tunnel junction (MTJ) device for a magnetic random access memory (MRAM) in a semiconductor back-end-of-line (BEOL) process flow includes a first metal interconnect for communicating with at least one control device and a first electrode for coupling to the first metal interconnect through a via formed in a dielectric passivation barrier using a first mask. The device also includes an MTJ stack for storing data coupled to the first electrode, a portion of the MTJ stack having lateral dimensions based upon a second mask. The portion defined by the second mask is over the contact via. A second electrode is coupled to the MTJ stack and also has a same lateral dimension as defined by the second mask. The first electrode and a portion of the MTJ stack are defined by a third mask. A second metal interconnect is coupled to the second electrode and at least one other control device.

    摘要翻译： 半导体后端工艺流程中用于磁性随机存取存储器（MRAM）的磁隧道结（MTJ）装置包括用于与至少一个控制装置通信的第一金属互连和用于与至少一个控制装置通信的第一电极 通过使用第一掩模在介电钝化屏障中形成的通孔耦合到第一金属互连。 该装置还包括用于存储耦合到第一电极的数据的MTJ堆叠，MTJ堆叠的一部分具有基于第二掩模的侧向尺寸。 由第二掩模限定的部分在接触通孔之上。 第二电极耦合到MTJ堆叠并且还具有与第二掩模所限定的相同的横向尺寸。 第一电极和MTJ堆叠的一部分由第三掩模限定。 第二金属互连件耦合到第二电极和至少一个其它控制装置。

    STT MRAM magnetic tunnel junction architecture and integration
    10.
    发明授权
    STT MRAM magnetic tunnel junction architecture and integration 有权
    STT MRAM磁隧道结结构和集成

    公开(公告)号：US08564079B2

    公开(公告)日：2013-10-22

    申请号：US12355941

    申请日：2009-01-19

    申请人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Kangho Lee ,  Xiaochun Zhu

    发明人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Kangho Lee ,  Xiaochun Zhu

    IPC分类号： H01L21/00 ,  H01L29/82

    CPC分类号： H01L27/222 ,  H01L43/08 ,  H01L43/12

    摘要： A magnetic tunnel junction (MTJ) device for a magnetic random access memory (MRAM) in a semiconductor back-end-of-line (BEOL) process flow includes a first metal interconnect for communicating with at least one control device and a first electrode for coupling to the first metal interconnect through a via formed in a dielectric passivation barrier using a first mask. The device also includes an MTJ stack for storing data coupled to the first electrode, a portion of the MTJ stack having lateral dimensions based upon a second mask. The portion defined by the second mask is over the contact via. A second electrode is coupled to the MTJ stack and also has a same lateral dimension as defined by the second mask. The first electrode and a portion of the MTJ stack are defined by a third mask. A second metal interconnect is coupled to the second electrode and at least one other control device.

    摘要翻译： 半导体后端工艺流程中用于磁性随机存取存储器（MRAM）的磁隧道结（MTJ）装置包括用于与至少一个控制装置通信的第一金属互连和用于与至少一个控制装置通信的第一电极 通过使用第一掩模在介电钝化屏障中形成的通孔耦合到第一金属互连。 该装置还包括用于存储耦合到第一电极的数据的MTJ堆叠，MTJ堆叠的一部分具有基于第二掩模的侧向尺寸。 由第二掩模限定的部分在接触通孔之上。 第二电极耦合到MTJ堆叠并且还具有与第二掩模所限定的相同的横向尺寸。 第一电极和MTJ堆叠的一部分由第三掩模限定。 第二金属互连件耦合到第二电极和至少一个其他控制装置。