公开(公告)号：US20120190157A1

公开(公告)日：2012-07-26

申请号：US13166587

申请日：2011-06-22

申请人： Soo-Wan YOON ,  Yeong-Keun KWON ,  Chong-Chul CHAI

发明人： Soo-Wan YOON ,  Yeong-Keun KWON ,  Chong-Chul CHAI

IPC分类号： H01L21/336 ,  G02B27/12

CPC分类号： H01L29/6675 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/0268 ,  H01L21/02691 ,  H01L27/1285

摘要： A mask includes: a substrate that includes a central area and a peripheral area disposed around the central area; and lenses disposed in rows and columns, in the central area and the peripheral area. The lenses of opposing sides of the peripheral area may be disposed in different rows or columns. For a given amount of input light, the lenses of the peripheral area may focus less light on a substrate than the lenses of the central area. The mask may be disposed over the substrate in different positions, and then the substrate may be irradiated through the mask, while the mask is in each of the positions. The peripheral portion of the mask may be disposed over the same area of the substrate, while the mask is in different ones of the positions.

摘要翻译： 掩模包括：基板，其包括设置在中心区域周围的中心区域和周边区域; 以及设置在中央区域和周边区域中的行和列的透镜。 外围区域的相对侧面的透镜可以设置在不同的行或列中。 对于给定量的输入光，周边区域的透镜可以将较少的光聚焦在基底上，而不是中心区域的透镜。 掩模可以在不同位置上设置在衬底上，然后可以通过掩模照射衬底，同时掩模处于每个位置。 掩模的周边部分可以设置在基板的相同区域上，而掩模处于不同的位置。

公开(公告)号：US20090272981A1

公开(公告)日：2009-11-05

申请号：US12357149

申请日：2009-01-21

申请人： Soo-Wan YOON ,  Chong-Chul Chai

发明人： Soo-Wan YOON ,  Chong-Chul Chai

IPC分类号： H01L33/00

CPC分类号： H01L29/78603 ,  G02F1/136227 ,  G02F2001/133519 ,  G02F2001/136222 ,  H01L27/1248 ,  H01L27/1288

摘要： A display substrate includes a gate electrode, a gate insulating layer, and a semiconductor layer that are sequentially formed on a substrate. Also, the display substrate includes a color filter layer formed on the substrate and exposing a portion of the semiconductor layer, and source and drain electrodes that each overlap with the semiconductor layer and the color filter layer. The gate electrode, the gate insulating layer, and the semiconductor layer have the same shape as each other, and the gate electrode is insulated from the gate insulating layer and the semiconductor layer by the color filter layer.

摘要翻译： 显示基板包括依次形成在基板上的栅电极，栅极绝缘层和半导体层。 此外，显示基板包括形成在基板上的彩色滤光层，并暴露半导体层的一部分，以及与半导体层和滤色器层重叠的源极和漏极。 栅电极，栅极绝缘层和半导体层具有彼此相同的形状，并且栅电极通过滤色器层与栅极绝缘层和半导体层绝缘。

公开(公告)号：US20130088479A1

公开(公告)日：2013-04-11

申请号：US13402054

申请日：2012-02-22

申请人： Ji-Sun KIM ,  Chong Chul CHAI ,  Yeong-Keun KWON ,  Young-Soo YOON ,  Soo-Wan YOON

发明人： Ji-Sun KIM ,  Chong Chul CHAI ,  Yeong-Keun KWON ,  Young-Soo YOON ,  Soo-Wan YOON

IPC分类号： G09G5/00

CPC分类号： G09G3/3614 ,  G09G3/3677 ,  G09G3/3688 ,  G09G2310/021 ,  G09G2310/0283 ,  G09G2310/0286 ,  G09G2330/021

摘要： A display device includes: an insulation substrate; a plurality of gate lines on the insulation substrate and divided into a first group and a second group; a plurality of data lines insulated from and intersecting the gate lines; a gate driver which applies a gate-on voltage to the gate lines and operates in one of a first mode and a second mode; and a data driver which applies a data voltage to the data lines, where the first group and the second group of the gate lines are applied with the gate-on voltage when the gate driver is in the first mode, and where the first group of the gate lines is applied with the gate-on voltage and the second group of the gate lines is in an off state when the gate driver is in the second mode.

摘要翻译： 显示装置包括：绝缘基板; 绝缘基板上的多个栅极线，分成第一组和第二组; 与栅极线绝缘并与其相交的多条数据线; 栅极驱动器，其对栅极线施加栅极导通电压并且在第一模式和第二模式中的一个中工作; 以及数据驱动器，其向所述数据线施加数据电压，其中，当所述栅极驱动器处于所述第一模式时，所述栅极线的所述第一组和所述第二组施加栅极导通电压，并且其中所述第一组 当栅极驱动器处于第二模式时，栅极线被施加栅极导通电压，第二组栅极线处于截止状态。

公开(公告)号：US20100110047A1

公开(公告)日：2010-05-06

申请号：US12508054

申请日：2009-07-23

申请人： Soo-Wan YOON ,  Joon-Chul GOH ,  Chong-Chul CHAI ,  Young-Soo YOON ,  Sei-Hyoung JO

发明人： Soo-Wan YOON ,  Joon-Chul GOH ,  Chong-Chul CHAI ,  Young-Soo YOON ,  Sei-Hyoung JO

IPC分类号： G06F3/038

CPC分类号： G09G3/3677 ,  G09G2310/0286

摘要： An output part outputs a high voltage of a first clock signal as a high voltage of an (m)-th gate signal (‘m’ is a natural number) and a low voltage in response to a high signal of an (m+1)-th gate signal outputted from an (m+1)-th stage. A first maintenance part maintains a control part of the pull-up part at a low voltage in response to an (m−1)-th node signal or an (m+1)-th node signal lower than a high signal of a second clock signal having a phase opposite to the phase of the first clock signal received from an (m−1)-th stage or the (m+1)-th stage. A second maintenance part maintains the low voltage of the (m)-th gate signal in response to the (m−1)-th node signal or the (m+1)-th node signal.

摘要翻译： 输出部分输出第一时钟信号的高电压作为第（m）门信号（'m'是自然数）的高电压，并且响应于（m + 1）的高信号输出低电压 ）门信号从第（m + 1）级输出。 第一维护部分响应于第（m-1）个节点信号或低于第二个第（m + 1）个高信号的第（m + 1）个节点信号，将上拉部分的控制部分维持在低电压 时钟信号具有与从第（m-1）或第（m + 1）级接收到的第一时钟信号的相位相反的相位。 响应于第（m-1）个节点信号或第（m + 1）个节点信号，第二维护部分保持第（m）门信号的低电压。

公开(公告)号：US20130181747A1

公开(公告)日：2013-07-18

申请号：US13546132

申请日：2012-07-11

申请人： Soo-Wan YOON ,  Yeong-Keun KWON ,  Ji-Sun KIM ,  Young-Soo YOON ,  Chong-Chul CHAI

发明人： Soo-Wan YOON ,  Yeong-Keun KWON ,  Ji-Sun KIM ,  Young-Soo YOON ,  Chong-Chul CHAI

IPC分类号： H03K3/00

CPC分类号： H03K3/012 ,  G09G3/3674 ,  G09G2310/0286 ,  G09G2330/021 ,  G11C19/184 ,  G11C19/28

摘要： A gate driving circuit includes a pull-up control part, a pull-up part, a carry part, a first pull-down part and a second pull-down part. The pull-up control part applies a carry signal from a previous stage to a first node. The pull-up part outputs an N-th gate output signal based on a clock signal. The carry part outputs an N-th carry signal based on the clock signal in response to the signal applied to the first node. The first pull-down part includes a plurality of transistors connected to each other in series. The first pull-down part pulls down a signal at the first node to a second off voltage in response to a carry signal of a next stage. The second pull-down part pulls down the N-th gate output signal to a first off voltage in response to the carry signal of the next stage.

摘要翻译： 栅极驱动电路包括上拉控制部分，上拉部分，携带部分，第一下拉部分和第二下拉部分。 上拉控制部分将来自前一级的进位信号应用于第一节点。 上拉部分基于时钟信号输出第N个栅极输出信号。 进位部分响应于施加到第一节点的信号，基于时钟信号输出第N个进位信号。 第一下拉部分包括彼此串联连接的多个晶体管。 第一下拉部分响应于下一级的进位信号将第一节点处的信号拉低至第二截止电压。 第二下拉部分响应于下一级的进位信号将第N栅极输出信号拉低至第一关断电压。

公开(公告)号：US20110165710A1

公开(公告)日：2011-07-07

申请号：US13051572

申请日：2011-03-18

申请人： Soo-Wan YOON ,  Chong-Chul CHAI

发明人： Soo-Wan YOON ,  Chong-Chul CHAI

IPC分类号： H01L33/50

CPC分类号： H01L29/78603 ,  G02F1/136227 ,  G02F2001/133519 ,  G02F2001/136222 ,  H01L27/1248 ,  H01L27/1288

摘要： A display substrate includes a gate electrode, a gate insulating layer, and a semiconductor layer that are sequentially formed on a substrate. Also, the display substrate includes a color filter layer formed on the substrate and exposing a portion of the semiconductor layer, and source and drain electrodes that each overlap with the semiconductor layer and the color filter layer. The gate electrode, the gate insulating layer, and the semiconductor layer have the same shape as each other, and the gate electrode is insulated from the gate insulating layer and the semiconductor layer by the color filter layer.

摘要翻译： 显示基板包括依次形成在基板上的栅电极，栅极绝缘层和半导体层。 此外，显示基板包括形成在基板上的彩色滤光层，并暴露半导体层的一部分，以及与半导体层和滤色器层重叠的源极和漏极。 栅电极，栅极绝缘层和半导体层具有彼此相同的形状，并且栅电极通过滤色器层与栅极绝缘层和半导体层绝缘。

公开(公告)号：US20090185120A1

公开(公告)日：2009-07-23

申请号：US12352143

申请日：2009-01-12

申请人： Soo-Wan YOON ,  Ho-Yun BYUN ,  Jeong-Uk HEO ,  Chong-Chul CHAI ,  Nam-Seok LEE ,  Su-Jeong KIM ,  Sung-Hwan HONG ,  Seong-Nam LEE ,  Jung-Hun LEE ,  Ji-Yoon JUNG ,  Kwang-Hyun KIM ,  Kyong-Ok PARK

发明人： Soo-Wan YOON ,  Ho-Yun BYUN ,  Jeong-Uk HEO ,  Chong-Chul CHAI ,  Nam-Seok LEE ,  Su-Jeong KIM ,  Sung-Hwan HONG ,  Seong-Nam LEE ,  Jung-Hun LEE ,  Ji-Yoon JUNG ,  Kwang-Hyun KIM ,  Kyong-Ok PARK

IPC分类号： G02F1/1333 ,  H01L27/088 ,  H01L31/042 ,  H01L21/77 ,  H01L31/18

CPC分类号： H01L27/1288 ,  G02F1/13306 ,  G02F1/136209 ,  G02F2001/13324 ,  G02F2001/136222 ,  H01G9/2031 ,  H01G9/2059 ,  H01L27/12 ,  H01L27/1214 ,  H01L31/02168 ,  H01L31/022466 ,  H01L31/046 ,  H01L31/06 ,  H01L31/18

摘要： A thin-film transistor (“TFT”) substrate includes; a substrate including both a light-transmitting region and a light-blocking region, a solar cell pattern disposed on the light-blocking region of the substrate, and comprising at least one solar cell, an insulation layer disposed on the solar cell pattern, and a TFT disposed on the insulation layer.

摘要翻译： 薄膜晶体管（“TFT”）基板包括： 包括透光区域和遮光区域的基板，设置在基板的遮光区域上的太阳能电池图案，并且包括至少一个太阳能电池，设置在太阳能电池图案上的绝缘层，以及 设置在绝缘层上的TFT。

公开(公告)号：US20080157364A1

公开(公告)日：2008-07-03

申请号：US11924111

申请日：2007-10-25

申请人： Sung-Hoon YANG ,  So-Woon KIM ,  Chong-Chul CHAI ,  Joo-Ae YOUN ,  Kyoung-Ju SHIN ,  Yeon-Ju KIM ,  Soo-Wan YOON

发明人： Sung-Hoon YANG ,  So-Woon KIM ,  Chong-Chul CHAI ,  Joo-Ae YOUN ,  Kyoung-Ju SHIN ,  Yeon-Ju KIM ,  Soo-Wan YOON

IPC分类号： H01L23/48 ,  H01L21/4763

CPC分类号： G02F1/136286 ,  G02F1/1345 ,  H01L27/124

摘要： A display substrate having a fan-out and a method for manufacturing the display substrate are disclosed. The fan-out includes an insulating substrate, a first line, a second line, a resistance control pattern, and first and second detour pattern. The first line is disposed on the insulating substrate and is connected to a pad. The second line is formed from the same layer as the first line and is connected to a thin-film transistor (TFT). The resistance control pattern is formed from a different layer than the first and second lines. The first and second detour patterns are formed from a different layer than the first and second lines and the resistance control pattern, and connect the first and second lines with the resistance control pattern, respectively.

摘要翻译： 公开了一种具有扇出式的显示基板及其制造方法。 扇出包括绝缘基板，第一线，第二线，电阻控制图案以及第一和第二绕道图案。 第一线设置在绝缘基板上并连接到焊盘。 第二行由与第一行相同的层形成，并连接到薄膜晶体管（TFT）。 电阻控制图案由与第一和第二线不同的层形成。 第一和第二绕行图案由与第一和第二行和电阻控制图案不同的层形成，并且分别将第一和第二行连接到电阻控制图案。

公开(公告)号：US20130093739A1

公开(公告)日：2013-04-18

申请号：US13419726

申请日：2012-03-14

申请人： Ji-Sun KIM ,  Yeong-Keun KWON ,  Soo-Wan YOON ,  Young-Soo YOON ,  Jaehoon LEE ,  Chongchul CHAI

发明人： Ji-Sun KIM ,  Yeong-Keun KWON ,  Soo-Wan YOON ,  Young-Soo YOON ,  Jaehoon LEE ,  Chongchul CHAI

IPC分类号： G09G3/36 ,  G06F3/038

CPC分类号： G09G3/3648 ,  G09G3/3614 ,  G09G2300/0426 ,  G09G2300/0434

摘要： A display apparatus includes gate lines, data lines insulated from the gate lines while crossing the gate lines, and pixels each including sub-pixels in two successive rows by three successive columns. Among the sub-pixels in the two rows by the three columns, the sub-pixels in one of the three columns are respectively connected to a pair of different gate lines among three gate lines, and the sub-pixels in a different one of the three columns are connected to a remaining gate line among the three gate lines. The sub-pixels in the one and the different one of the three columns includes the same color filter and are applied with a gate signal transmitted in the same direction along pixel rows.

摘要翻译： 显示装置包括栅极线，与栅极线绝缘的数据线，同时跨越栅极线，以及每个包括具有三个连续列的两个连续行中的子像素的像素。 在三列中的两行中的子像素之中，三列之一中的一个子像素分别连接到三条栅极线中的一对不同的栅极线，并且不同的一个像素 三列连接到三条栅极线之间的剩余栅极线。 三列中的一个子像素和不同的一个子像素包括相同的滤色器，并施加沿像素行沿相同方向传输的栅极信号。

公开(公告)号：US20070252142A1

公开(公告)日：2007-11-01

申请号：US11739753

申请日：2007-04-25

申请人： Soo-Wan YOON

发明人： Soo-Wan YOON

IPC分类号： H01L29/08 ,  H01L33/00

CPC分类号： H01L27/1288 ,  H01L27/1214 ,  H01L27/1292 ,  H01L27/3248 ,  H01L27/3274 ,  H01L51/0545 ,  H01L2227/323 ,  Y10S438/951

摘要： A method of manufacturing a thin film transistor (“TFT”) array panel includes forming a first conductive layer, gate insulating layer, and first insulating layer on a substrate, patterning the first insulating layer to form a first insulating pattern including an opening, etching the gate insulating layer and first conductive layer to form a gate insulating member and a gate line, forming an organic semiconductor in the opening, forming a passivation layer and a second insulating pattern thereon, patterning the second insulating layer to form a second insulating pattern, etching the passivation layer, depositing a second conductive layer thereon, forming a pixel electrode by removing the second insulating pattern and the second conductive layer deposited on the second insulating pattern, and forming a drain electrode and a data line by depositing and patterning a third conductive layer on the resultant structure.

摘要翻译： 制造薄膜晶体管（“TFT”）阵列面板的方法包括在衬底上形成第一导电层，栅极绝缘层和第一绝缘层，图案化第一绝缘层以形成第一绝缘图案，其包括开口，蚀刻 栅极绝缘层和第一导电层，以形成栅极绝缘构件和栅极线，在开口中形成有机半导体，在其上形成钝化层和第二绝缘图案，图案化第二绝缘层以形成第二绝缘图案， 蚀刻钝化层，在其上沉积第二导电层，通过去除沉积在第二绝缘图案上的第二绝缘图案和第二导电层形成像素电极，以及通过沉积和图案化第三导电层形成漏电极和数据线 层上的结果。