公开(公告)号：US06653716B1

公开(公告)日：2003-11-25

申请号：US09866148

申请日：2001-05-24

申请人： Vladislav Vashchenko ,  Pascale Francis ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Pascale Francis ,  Peter J. Hopper

IPC分类号： H01L2993

CPC分类号： H01L29/94 ,  H01L29/93

摘要： The linear tuning range of a semiconductor varactor is substantially increased by forming a lightly-doped drain region of a first conductivity type in a semiconductor material of a second conductivity type between a heavily-doped diffusion of the second conductivity type and a lower-plate region of the semiconductor material.

摘要翻译： 半导体变容二极管的线性调谐范围通过在第二导电类型的重掺杂扩散和下板区域之间形成第二导电类型的半导体材料中的第一导电类型的轻掺杂漏区， 的半导体材料。

公开(公告)号：US07067384B1

公开(公告)日：2006-06-27

申请号：US10634948

申请日：2003-08-05

申请人： Vladislav Vashchenko ,  Pascale Francis ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Pascale Francis ,  Peter J. Hopper

IPC分类号： H01L21/18

CPC分类号： H01L29/94 ,  H01L29/93

摘要： The linear tuning range of a semiconductor varactor is substantially increased by forming a lightly-doped drain region of a first conductivity type in a semiconductor material of a second conductivity type between a heavily-doped diffusion of the second conductivity type and a lower-plate region of the semiconductor material.

摘要翻译： 半导体变容二极管的线性调谐范围通过在第二导电类型的重掺杂扩散和下板区域之间形成第二导电类型的半导体材料中的第一导电类型的轻掺杂漏区， 的半导体材料。

公开(公告)号：US08524548B2

公开(公告)日：2013-09-03

申请号：US13094645

申请日：2011-04-26

申请人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, Jr. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

发明人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, Jr. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

IPC分类号： H01L29/66

CPC分类号： H01L29/7824 ,  H01L21/26586 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66689 ,  H01L29/7835 ,  H01L29/78603

摘要： A lateral DMOS transistor formed on a silicon-on-insulator (SOI) structure has a higher breakdown voltage that results from a cavity that is formed in the bulk region of the SOI structure. The cavity exposes a portion of the bottom surface of the insulator layer of the SOI structure that lies directly vertically below the drift region of the DMOS transistor.

摘要翻译： 形成在绝缘体上硅（SOI）结构上的横向DMOS晶体具有较高的击穿电压，该击穿电压是由在SOI结构的体区形成的空穴产生的。 空腔暴露SOI结构的绝缘体层的底部表面的一部分，其直接位于DMOS晶体管的漂移区的垂直下方。

公开(公告)号：US07795047B1

公开(公告)日：2010-09-14

申请号：US11016010

申请日：2004-12-17

申请人： Vladislav Vashchenko ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Peter J. Hopper

IPC分类号： H01L31/072

CPC分类号： H01L29/7322 ,  H01L27/0259 ,  H01L29/0813

摘要： In a method and structure for current balancing the emitter current in a multi-finger n-emitter of a BJT or BSCR, back-end or polysilicon resistors are applied between the emitter fingers and the power rail, with the resistors chosen to be larger the closer the emitter fingers are to the collector.

摘要翻译： 在用于电流平衡BJT或BSCR的多指n发射极中的发射极电流的方法和结构中，后端或多晶硅电阻器被施加在发射极和电源轨之间，其中电阻器选择为大于 发射器手指靠近收集器。

公开(公告)号：US07718480B1

公开(公告)日：2010-05-18

申请号：US11138221

申请日：2005-05-26

申请人： Vladislav Vashchenko ,  Marcel ter Book ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Marcel ter Book ,  Peter J. Hopper

IPC分类号： H01L21/00

CPC分类号： H01L27/0266 ,  H01L29/0692 ,  H01L29/1045 ,  H01L29/1087 ,  H01L29/78

摘要： In an NMOS active clamp device and an NMOS active clamp array with multiple source and drain contacts, the robustness against ESD events is increased by reducing channel resistance through the inclusion of one or more p+ regions formed at least partially in the source and electrically connected to the one or more source contacts.

摘要翻译： 在具有多个源极和漏极触点的NMOS有源钳位装置和NMOS有源钳位阵列中，通过包括至少部分地形成在源极中的一个或多个p +区域并且电连接到 一个或多个源接触。

公开(公告)号：US07639464B1

公开(公告)日：2009-12-29

申请号：US11376492

申请日：2006-03-15

申请人： Vladislav Vashchenko ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Peter J. Hopper

IPC分类号： H02H9/00 ,  H02H3/20

CPC分类号： H01L27/0266

摘要： In a dual direction ESD protection structure, first and second NMOS devices are serially connected back-to-back by connecting their drains or their sources using a common floating interconnect, while ensuring that the devices remain isolated from each other.

摘要翻译： 在双向ESD保护结构中，第一和第二NMOS器件通过使用公共浮动互连连接它们的漏极或其源极而被背对背地串联连接，同时确保器件保持彼此隔离。

公开(公告)号：US07635614B1

公开(公告)日：2009-12-22

申请号：US11724622

申请日：2007-03-15

申请人： Vladimir Kuznetsov ,  Vladislav Vashchenko ,  Peter J. Hopper

发明人： Vladimir Kuznetsov ,  Vladislav Vashchenko ,  Peter J. Hopper

IPC分类号： H01L21/323 ,  H01L29/74

CPC分类号： H01L29/7436 ,  H01L29/7404 ,  H01L29/749

摘要： An NLDMOS SCR device based on an LDMOS fabrication process includes a dual gate to provide controllable switching characteristics to allow it to be used for ESD protection of fast switching voltage regulators.

摘要翻译： 基于LDMOS制造工艺的NLDMOS SCR器件包括提供可控开关特性以允许其用于快速开关电压调节器的ESD保护的双栅极。

公开(公告)号：US20090162978A1

公开(公告)日：2009-06-25

申请号：US12395506

申请日：2009-02-27

申请人： Vladislav Vashchenko ,  Peter J. Hopper

发明人： Vladislav Vashchenko ,  Peter J. Hopper

IPC分类号： H01L21/332

CPC分类号： H01L27/0259

摘要： A diode for alternating current (DIAC) electrostatic discharge (ESD) protection circuit is formed in a silicon germanium (SiGe) hetrojunction bipolar transistor (HBT) process that utilizes a very thin collector region. ESD protection for a pair of to-be-protected pads is provided by utilizing the base structures and the emitter structures of the SiGe transistors.

摘要翻译： 用于交流（DIAC）静电放电（ESD）保护电路的二极管形成在利用非常薄的集电极区域的硅锗（SiGe）合金双极晶体管（HBT）工艺中。 通过利用SiGe晶体管的基极结构和发射极结构，提供一对待保护焊盘的ESD保护。

公开(公告)号：US07479435B1

公开(公告)日：2009-01-20

申请号：US11007565

申请日：2004-12-08

申请人： Peter J. Hopper ,  Vladislav Vashchenko ,  Philipp Lindorfer ,  Andy Strachan

发明人： Peter J. Hopper ,  Vladislav Vashchenko ,  Philipp Lindorfer ,  Andy Strachan

IPC分类号： H01L29/788

CPC分类号： H01L21/26586 ,  H01L21/2652 ,  H01L21/823418 ,  H01L27/088 ,  H01L29/0847

摘要： A MOS transistor and subsurface collectors can be formed by using a hard mask and precisely varying the implant angle, rotation, dose, and energy. In this case, a particular atomic species can be placed volumetrically in a required location under the hard mask. The dopant can be implanted to form sub-silicon volumes of arbitrary shapes, such as pipes, volumes, hemispheres, and interconnects.

摘要翻译： 可以通过使用硬掩模并精确地改变植入角度，旋转，剂量和能量来形成MOS晶体管和地下收集器。 在这种情况下，特定的原子物质可以体积地放置在硬掩模下的所需位置。 可以将掺杂剂注入以形成任意形状的子硅体积，例如管道，体积，半球和互连。

公开(公告)号：US07394133B1

公开(公告)日：2008-07-01

申请号：US11216774

申请日：2005-08-31

申请人： Vladislav Vashchenko ,  Peter J. Hopper ,  Philipp Lindorfer

发明人： Vladislav Vashchenko ,  Peter J. Hopper ,  Philipp Lindorfer

IPC分类号： H01L29/72

CPC分类号： H01L27/0262 ,  H01L29/0692 ,  H01L29/7436 ,  H01L29/87

摘要： In an ESD protection structure, dual direction ESD protection is provided by forming an n-well isolation ring around an NMOS device so that the p-well in which the NMOS drain is formed is isolated from the underlying p-substrate by the n-well isolation ring. By forming the n-well isolation ring the p-n-p-n structure of an embedded SCR for reverse ESD protection is provided. The width of the n-well isolation ring and its spacing from the NMOS drain are adjusted to provide the desired SCR parameters.

摘要翻译： 在ESD保护结构中，通过在NMOS器件周围形成n阱隔离环来提供双向ESD保护，使得形成NMOS漏极的p阱通过n阱与下面的p衬底隔离 隔离环。 通过形成n阱隔离环，提供了用于反向ESD保护的嵌入式SCR的p-n-p-n结构。 调整n阱隔离环的宽度及其与NMOS漏极的间隔，以提供所需的SCR参数。