公开(公告)号：US06599820B1

公开(公告)日：2003-07-29

申请号：US09695223

申请日：2000-10-25

申请人： Yasuhiro Kanda ,  Mitsuo Kimoto ,  Kazuyoshi Maekawa ,  Noboru Sekiguchi

发明人： Yasuhiro Kanda ,  Mitsuo Kimoto ,  Kazuyoshi Maekawa ,  Noboru Sekiguchi

IPC分类号： H01L214763

CPC分类号： H01L21/2855 ,  H01L21/28061 ,  H01L29/4941

摘要： A method of producing a semiconductor device having a polymetal wiring structure fabricated by a polycrystalline silicon film, a reaction preventing film, and a tungsten film comprising steps of forming a polycrystalline silicon film 4 and a tungsten nitride film 13 on a silicon substrate 1; forming a tungsten film 14 using a target of tungsten containing fluorine of 10 ppm or less by a sputtering method; and forming a gate electrode 15 by patterning a polycrystalline silicon film 4, the tungsten nitride film 13, and the tungsten film 14, whereby a content of fluorine can be reduced, a film separation is prevented, and a preferable transistor property is obtainable.

摘要翻译： 一种制造具有由多晶硅膜，防反射膜和钨膜制成的多金属配线结构的半导体器件的方法，包括在硅衬底1上形成多晶硅膜4和氮化钨膜13的步骤; 通过溅射法使用含氟量为10ppm以下的钨的目标来形成钨膜14; 以及通过图案化多晶硅膜4，氮化钨膜13和钨膜14来形成栅电极15，从而可以降低氟含量，防止膜分离，并且可以获得优选的晶体管性质。

公开(公告)号：US06657301B2

公开(公告)日：2003-12-02

申请号：US10022352

申请日：2001-12-20

申请人： Kazuyoshi Maekawa ,  Yasuhiro Kanda

发明人： Kazuyoshi Maekawa ,  Yasuhiro Kanda

IPC分类号： H01L214763

CPC分类号： H01L21/28518 ,  H01L29/456

摘要： A ternary metal silicide layer is formed between a silicon substrate and a barrier layer, in a contact structure including: a substrate having a silicon part; an insulating layer formed on the substrate, and having a connection hole that reaches the silicon part, a barrier layer formed at least on an inner surface of the connection hole; and a conductive member buried inside the barrier layer.

摘要翻译： 在硅衬底和阻挡层之间形成三元金属硅化物层，接触结构包括：具有硅部分的衬底; 绝缘层，形成在所述基板上，并且具有到达所述硅部的连接孔，至少形成在所述连接孔的内表面上的阻挡层; 以及埋设在阻挡层内的导电部件。

公开(公告)号：US08432037B2

公开(公告)日：2013-04-30

申请号：US13419053

申请日：2012-03-13

申请人： Kazuyoshi Maekawa ,  Kenichi Mori

发明人： Kazuyoshi Maekawa ,  Kenichi Mori

IPC分类号： H01L23/48

CPC分类号： H01L23/485 ,  H01L21/76805 ,  H01L21/76808 ,  H01L21/76814 ,  H01L21/76844 ,  H01L21/76849 ,  H01L21/76862 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes an interlayer insulation film, an underlying line provided in the interlayer insulation film, a liner film overlying the interlayer insulation film, an interlayer insulation film overlying the liner film. The underlying line has a lower hole and the liner film and the interlayer insulation film have an upper hole communicating with the lower hole, and the lower hole is larger in diameter than the upper hole. The semiconductor device further includes a conductive film provided at an internal wall surface of the lower hole, a barrier metal provided along an internal wall surface of the upper hole, and a Cu film filling the upper and lower holes. The conductive film contains a substance identical to a substance of the barrier metal. A highly reliable semiconductor device can thus be obtained.

摘要翻译： 半导体器件包括层间绝缘膜，设置在层间绝缘膜中的底层线，覆盖层间绝缘膜的衬里膜，覆盖衬垫膜的层间绝缘膜。 底线具有较低的孔，衬里膜和层间绝缘膜具有与下孔连通的上孔，下孔的直径大于上孔。 半导体器件还包括设置在下孔内壁表面的导电膜，沿着上孔的内壁表面设置的阻挡金属和填充上孔和下孔的Cu膜。 导电膜含有与阻挡金属物质相同的物质。 因此可以获得高可靠性的半导体器件。

公开(公告)号：US08125085B2

公开(公告)日：2012-02-28

申请号：US12481234

申请日：2009-06-09

申请人： Kazuyoshi Maekawa ,  Kenichi Mori ,  Kazuyuki Omori ,  Yuki Koyama

发明人： Kazuyoshi Maekawa ,  Kenichi Mori ,  Kazuyuki Omori ,  Yuki Koyama

IPC分类号： H01L23/48 ,  H01L29/80 ,  H01L21/3205 ,  H01L21/768

CPC分类号： H01L21/2855 ,  H01L21/76805 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76883 ,  H01L21/76888 ,  H01L23/53233 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes an interlayer film formed over a semiconductor substrate. A groove is formed in the interlayer film. A wiring formed in the groove is a copper alloy including copper and a metal element. An oxide layer of the metal element is formed over the surface of the wiring. The oxide layer is formed in a first region along a grain boundary of a copper crystal and a second region surrounded by the grain boundary, over the surface of the wiring. The oxide layer formed in the first region has a thickness greater than that of the oxide layer formed in the second region.

摘要翻译： 半导体器件包括形成在半导体衬底上的层间膜。 在中间膜中形成凹槽。 形成在槽中的布线是包括铜和金属元素的铜合金。 金属元件的氧化物层形成在布线的表面上。 在布线的表面上，沿着铜晶的晶界的第一区域和由晶界包围的第二区域形成氧化物层。 形成在第一区域中的氧化物层的厚度大于在第二区域中形成的氧化物层的厚度。

公开(公告)号：US07564133B2

公开(公告)日：2009-07-21

申请号：US11396645

申请日：2006-04-04

申请人： Masakazu Hamada ,  Kazuyoshi Maekawa ,  Kenichi Mori

发明人： Masakazu Hamada ,  Kazuyoshi Maekawa ,  Kenichi Mori

IPC分类号： H01L23/40

CPC分类号： H01L21/76865 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76843

摘要： A semiconductor device comprises: a lower interconnect formed over a semiconductor substrate; an insulating film formed on the lower interconnect; a via hole penetrating the insulating film to reach the lower interconnect; a first barrier film covering bottom and side surfaces of the via hole; and a metal film filling the via hole covered with the first barrier film. A portion of the first barrier film covering a lower end of the side surface of the via hole is thicker than a portion covering the bottom surface of the via hole.

摘要翻译： 半导体器件包括：形成在半导体衬底上的下部互连; 形成在下互连上的绝缘膜; 通孔穿过绝缘膜以到达下互连; 覆盖所述通孔的底面和侧面的第一阻挡膜; 以及填充由第一阻挡膜覆盖的通孔的金属膜。 覆盖通孔侧面的下端的第一阻挡膜的一部分比覆盖通孔底面的部分厚。

公开(公告)号：US20080064196A1

公开(公告)日：2008-03-13

申请号：US11936138

申请日：2007-11-07

申请人： Kazuyoshi Maekawa

发明人： Kazuyoshi Maekawa

IPC分类号： H01L21/4763

CPC分类号： H01L21/265 ,  H01L21/26506 ,  H01L21/28044 ,  H01L21/28061 ,  H01L29/4941 ,  H01L29/518 ,  H01L29/78

摘要： An electrode on a semiconductor substrate includes a polysilicon layer, a silicon-implanted layer on the polysilicon layer, a tungsten nitride layer on the silicon-implanted layer, a tungsten nitride layer on the silicon-implanted layer, and a tungsten layer on the tungsten nitride layer. The layer between the polysilicon layer and the tungsten nitride layer may be either a tungsten silicon nitride layer or a silicon-germanium layer.

公开(公告)号：US6002175A

公开(公告)日：1999-12-14

申请号：US618304

申请日：1996-03-18

申请人： Kazuyoshi Maekawa

发明人： Kazuyoshi Maekawa

IPC分类号： H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L23/54 ,  H01L23/48

CPC分类号： H01L23/5226 ,  H01L21/76804 ,  H01L2924/0002

摘要： A semiconductor device comprising a first electrically conductive layer formed on a semiconductor element or on one main surface of a semiconductor substrate, an insulating layer formed on said first electrically conductive layer through which a connection hole of which diameter is the smallest in a portion other than the bottom is formed, and a second electrically conductive layer formed on said insulating layer.

摘要翻译： 一种半导体器件，包括形成在半导体元件上或在半导体衬底的一个主表面上的第一导电层，形成在所述第一导电层上的绝缘层，通过所述绝缘层，在除了所述第一导电层之外的部分中直径最小的连接孔 形成底部，形成在所述绝缘层上的第二导电层。

公开(公告)号：US20090236747A1

公开(公告)日：2009-09-24

申请号：US12382624

申请日：2009-03-19

申请人： Junichi Koike ,  Yoshito Fujii ,  Jun Iijima ,  Noriyoshi Shimizu ,  Kazuyoshi Maekawa ,  Koji Arita ,  Ryotaro Yagi ,  Masaki Yoshimaru

发明人： Junichi Koike ,  Yoshito Fujii ,  Jun Iijima ,  Noriyoshi Shimizu ,  Kazuyoshi Maekawa ,  Koji Arita ,  Ryotaro Yagi ,  Masaki Yoshimaru

IPC分类号： H01L23/532 ,  H01L21/768

CPC分类号： H01L21/76853 ,  H01L21/288 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76861 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A multilevel interconnect structure in a semiconductor device comprises a first insulating layer (2) formed on a semiconductor wafer (1), a Cu interconnect layer (4) formed on the first insulating layer (2), a second insulating layer (6) formed on the Cu interconnect layer (4), and a metal oxide layer (5) formed at an interface between the Cu interconnect layer (4) and the second insulating layer (6). The metal oxide layer (5) is formed by immersion-plating a metal, such as Sn or Zn, on the Cu interconnect layer (4) and then heat-treating the plated layer in an oxidizing atmosphere.

摘要翻译： 半导体器件中的多层互连结构包括形成在半导体晶片（1）上的第一绝缘层（2），形成在第一绝缘层（2）上的Cu互连层（4），形成第二绝缘层（6） 在Cu互连层（4）上形成的金属氧化物层（5）形成在Cu互连层（4）与第二绝缘层（6）之间的界面处。 通过在Cu互连层（4）上浸渍诸如Sn或Zn的金属，然后在氧化气氛中对镀层进行热处理，形成金属氧化物层（5）。

公开(公告)号：US20080197496A1

公开(公告)日：2008-08-21

申请号：US12071200

申请日：2008-02-19

申请人： Kenichi Mori ,  Kazuyoshi Maekawa ,  Noriaki Amo

发明人： Kenichi Mori ,  Kazuyoshi Maekawa ,  Noriaki Amo

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L23/53233 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76864 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device according to the present invention is a semiconductor device having a first wiring formed in a first insulating layer and a second wiring formed in a second insulating layer formed on the first insulating layer and the first wiring. Here, at least one of the first wiring and the second wiring is a CuAl wiring. The second wiring is electrically connected to the first wiring at its via-plug portion, with a plurality of barrier layers interposed between the second wiring and the first wiring. In the barrier layers, a CuAl-contact barrier layer which is in contact with the CuAl wiring has a nitrogen atom content of less than 10 atomic %. Therefore, the present semiconductor device has high reliability and small variations in initial via resistance value.

摘要翻译： 根据本发明的半导体器件是具有形成在第一绝缘层中的第一布线和形成在形成在第一绝缘层和第一布线上的第二绝缘层中的第二布线的半导体器件。 这里，第一布线和第二布线中的至少一个是CuAl布线。 第二布线在其通孔插塞部分与第一布线电连接，多个阻挡层介于第二布线和第一布线之间。 在阻挡层中，与CuAl布线接触的CuAl接触阻挡层的氮原子含量小于10原子％。 因此，本半导体器件具有高可靠性和初始通孔电​​阻值的小变化。

公开(公告)号：US20080076239A1

公开(公告)日：2008-03-27

申请号：US11936145

申请日：2007-11-07

申请人： Kazuyoshi Maekawa

发明人： Kazuyoshi Maekawa

IPC分类号： H01L21/425

CPC分类号： H01L21/265 ,  H01L21/26506 ,  H01L21/28044 ,  H01L21/28061 ,  H01L29/4941 ,  H01L29/518 ,  H01L29/78

摘要： An electrode on a semiconductor substrate includes a polysilicon layer, a silicon-implanted layer on the polysilicon layer, a tungsten nitride layer on the silicon-implanted layer, a tungsten nitride layer on the silicon-implanted layer, and a tungsten layer on the tungsten nitride layer. The layer between the polysilicon layer and the tungsten nitride layer may be either a tungsten silicon nitride layer or a silicon-germanium layer.

摘要翻译： 半导体衬底上的电极包括多晶硅层，多晶硅层上的硅注入层，硅注入层上的氮化钨层，硅注入层上的氮化钨层和钨上的钨层 氮化物层。 多晶硅层和氮化钨层之间的层可以是氮化硅钨层或硅 - 锗层。