公开(公告)号：US20110306199A1

公开(公告)日：2011-12-15

申请号：US13075658

申请日：2011-03-30

申请人： Yasuhiro NOJIRI ,  Hiroyuki Fukumizu ,  Shinichi Nakao ,  Kei Watanabe ,  Kazuhiko Yamamoto ,  Ichiro Mizushima ,  Yoshio Ozawa

发明人： Yasuhiro NOJIRI ,  Hiroyuki Fukumizu ,  Shinichi Nakao ,  Kei Watanabe ,  Kazuhiko Yamamoto ,  Ichiro Mizushima ,  Yoshio Ozawa

IPC分类号： H01L21/768 ,  B82Y99/00

CPC分类号： H01L51/0591 ,  B82Y10/00 ,  B82Y40/00 ,  G11C13/0002 ,  G11C13/025 ,  G11C2213/71 ,  H01L27/2409 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/149 ,  H01L45/1608

摘要： According to one embodiment, a method is disclosed for manufacturing a nonvolatile memory device. The nonvolatile memory device includes a memory cell connected to a first interconnect and a second interconnect. The method can include forming a first electrode film on the first interconnect. The method can include forming a layer including a plurality of carbon nanotubes dispersed inside an insulator on the first electrode film. At least one carbon nanotube of the plurality of carbon nanotubes is exposed from a surface of the insulator. The method can include forming a second electrode film on the layer. In addition, the method can include forming a second interconnect on the second electrode film.

摘要翻译： 根据一个实施例，公开了一种用于制造非易失性存储器件的方法。 非易失性存储器件包括连接到第一互连和第二互连的存储单元。 该方法可以包括在第一互连上形成第一电极膜。 该方法可以包括在第一电极膜上形成分散在绝缘体内的多个碳纳米管的层。 多个碳纳米管中的至少一个碳纳米管从绝缘体的表面露出。 该方法可以包括在该层上形成第二电极膜。 此外，该方法可以包括在第二电极膜上形成第二互连。

公开(公告)号：US20100327253A1

公开(公告)日：2010-12-30

申请号：US12825975

申请日：2010-06-29

申请人： Tsukasa NAKAI ,  Hiroyuki FUKUMIZU ,  Yasuhiro NOJIRI ,  Motoya KISHIDA ,  Kazuyuki YAHIRO ,  Yasuhiro SATOH

发明人： Tsukasa NAKAI ,  Hiroyuki FUKUMIZU ,  Yasuhiro NOJIRI ,  Motoya KISHIDA ,  Kazuyuki YAHIRO ,  Yasuhiro SATOH

IPC分类号： H01L45/00

CPC分类号： H01L45/04 ,  H01L27/2409 ,  H01L27/2481 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/14 ,  H01L45/1616 ,  H01L45/1625

摘要： According to one embodiment, a variable resistance layer includes a mixture of a first compound and a second compound. The first compound includes carbon (C) as well as at least one element selected from a group of elements G1. The group of elements G1 consists of hydrogen (H), boron (B), nitrogen (N), silicon (Si), and titanium (Ti). The second compound includes at least one compound selected from a group of compounds G2. The group of compounds G2 consists of silicon oxide (SiO2), silicon oxynitride (SiON), silicon nitride (Si3N4), carbon nitride (C3N4), boron nitride (BN), aluminum nitride (AlN), aluminum oxide (Al2O3), and silicon carbide (SiC). Concentration of the first compound in the variable resistance layer is not less than 30 volume percent, and not more than 70 volume percent.

摘要翻译： 根据一个实施方案，可变电阻层包括第一化合物和第二化合物的混合物。 第一化合物包括碳（C）以及选自元素组G1的至少一种元素。 元素组G1由氢（H），硼（B），氮（N），硅（Si）和钛（Ti）组成。 第二化合物包括选自化合物G2的至少一种化合物。 化合物组G2由氧化硅（SiO 2），氮氧化硅（SiON），氮化硅（Si 3 N 4），碳氮化物（C 3 N 4），氮化硼（BN），氮化铝（AlN），氧化铝（Al 2 O 3）和 碳化硅（SiC）。 可变电阻层中第一化合物的浓度不小于30体积％，不大于70体积％。

公开(公告)号：US20140048761A1

公开(公告)日：2014-02-20

申请号：US13730342

申请日：2012-12-28

申请人： Yasuhiro NOJIRI ,  Hiroyuki Fukumizu ,  Shigeki Kobayashi ,  Masaki Yamato

发明人： Yasuhiro NOJIRI ,  Hiroyuki Fukumizu ,  Shigeki Kobayashi ,  Masaki Yamato

IPC分类号： H01L45/00

CPC分类号： H01L45/146 ,  H01L27/2454 ,  H01L27/249 ,  H01L45/04 ,  H01L45/12 ,  H01L45/1226 ,  H01L45/16 ,  H01L45/1616

摘要： A semiconductor memory device according to an embodiment comprises: a semiconductor substrate; and a memory cell block formed on the semiconductor substrate and configured having a plurality of memory cell arrays, each of the memory cell arrays including a plurality of column lines, a plurality of row lines, and a plurality of memory cells disposed at each of intersections of the plurality of column lines and the plurality of row lines, each of the memory cells including a variable resistance element having a transition metal oxide as a material, at least one of the plurality of column lines and the plurality of row lines being a polysilicon wiring line having polysilicon as a material, and the memory cell block including a block film between the variable resistance element of the memory cell and the polysilicon wiring line.

摘要翻译： 根据实施例的半导体存储器件包括：半导体衬底; 以及存储单元块，其形成在所述半导体基板上并且具有多个存储单元阵列，所述存储单元阵列中的每一个包括多个列线，多条行线以及设置在各交叉点的多个存储单元 在多个列线和多条行线中，每个存储单元包括具有过渡金属氧化物作为材料的可变电阻元件，所述多条列线和所述多条行线中的至少一条是多晶硅 具有多晶硅作为材料的布线，并且存储单元块包括存储单元的可变电阻元件与多晶硅布线之间的块膜。

公开(公告)号：US20130235646A1

公开(公告)日：2013-09-12

申请号：US13601084

申请日：2012-08-31

申请人： Yasuhiro NOJIRI ,  Hiroyuki Fukumizu ,  Katsuyuki Sekine ,  Yutaka Ishibashi

发明人： Yasuhiro NOJIRI ,  Hiroyuki Fukumizu ,  Katsuyuki Sekine ,  Yutaka Ishibashi

IPC分类号： G11C13/00

CPC分类号： G11C13/0002 ,  G11C13/0007 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1266 ,  H01L45/146

摘要： A memory cell array is configured as an arrangement of memory cells disposed at intersections of a plurality of first lines and a plurality of second lines formed so as to intersect one another, each of the memory cells comprising a variable resistance element. A control circuit selectively drives the first lines and the second lines. The variable resistance element is configured by a transition metal oxide film. An electrode connected to the variable resistance element includes a polysilicon electrode configured from polysilicon. A block layer is formed between the polysilicon electrode and the variable resistance element.

摘要翻译： 存储单元阵列被配置为设置在多个第一线和形成为彼此相交的多条第二线的交叉处的存储单元的布置，每个存储单元包括可变电阻元件。 控制电路选择性地驱动第一线路和第二线路。 可变电阻元件由过渡金属氧化物膜构成。 连接到可变电阻元件的电极包括由多晶硅构成的多晶硅电极。 在多晶硅电极和可变电阻元件之间形成阻挡层。