利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

74 条记录 (耗时 0.024 秒)

    FILTER PROCESSING MODULE AND SEMICONDUCTOR DEVICE
    1.
    发明申请
    FILTER PROCESSING MODULE AND SEMICONDUCTOR DEVICE 审中-公开
    过滤处理模块和半导体器件

    公开(公告)号：US20100211623A1

    公开(公告)日：2010-08-19

    申请号：US12705898

    申请日：2010-02-15

    申请人： Yoshitaka HIRAMATSU ,  Hiroaki Nakata ,  Masakazu Ehama ,  Seiji Mochizuki

    发明人： Yoshitaka HIRAMATSU ,  Hiroaki Nakata ,  Masakazu Ehama ,  Seiji Mochizuki

    IPC分类号： G06F17/10 ,  G06F5/01

    CPC分类号： G06F17/153 ,  G06T1/20 ,  H03H17/0202

    摘要： The present invention is directed to improve efficiency of a filter processing on an image. A filter processing module includes a filter circuit and a control circuit. The filter circuit includes: a first register capable of storing data; a first arithmetic logic unit capable of executing a first filter processing on the basis of output data of the first register; a second register capable of storing a result of the arithmetic operation of the first arithmetic logic unit; and a second arithmetic logic unit capable of executing a second filter processing on the basis of output data of the second register. The control circuit adjusts the number of pieces of data which is input per cycle in the first register in accordance with the number of taps in the first filter processing, size of an execution result of the first filter processing, and the number of second arithmetic logic units, thereby promptly completing the first filter processing.

    摘要翻译： 本发明旨在提高对图像的滤波处理的效率。 滤波器处理模块包括滤波电路和控制电路。 滤波电路包括：能够存储数据的第一寄存器; 第一算术逻辑单元，其能够基于第一寄存器的输出数据执行第一滤波处理; 第二寄存器，其能够存储第一算术逻辑单元的算术运算结果; 以及能够基于第二寄存器的输出数据执行第二滤波处理的第二算术逻辑单元。 控制电路根据第一滤波处理中的抽头数，第一滤波处理的执行结果的大小和第二算术逻辑的数量来调整在第一寄存器中每个周期输入的数据数 单位，从而及时完成第一次过滤处理。

    Moving image parallel processor having deblocking filters
    2.
    发明授权
    Moving image parallel processor having deblocking filters 有权
    具有去块滤波器的运动图像并行处理器

    公开(公告)号：US08483279B2

    公开(公告)日：2013-07-09

    申请号：US12819394

    申请日：2010-06-21

    申请人： Yoshitaka Hiramatsu ,  Hiroaki Nakata ,  Masakazu Ehama ,  Seiji Mochizuki ,  Takafumi Yuasa ,  Kenichi Iwata

    发明人： Yoshitaka Hiramatsu ,  Hiroaki Nakata ,  Masakazu Ehama ,  Seiji Mochizuki ,  Takafumi Yuasa ,  Kenichi Iwata

    IPC分类号： H04N7/12

    CPC分类号： H04N19/86 ,  H04N19/423 ,  H04N19/436

    摘要： A moving image processor includes a first and a second moving image processing unit which are able to perform parallel operation, and a data transfer unit having a first buffer and a second buffer. The first moving image processing unit processes macroblocks MB00, - - - , of one row of one image sequentially, and the second moving image processing unit processes macroblocks MB10, - - - , of the next row sequentially. The first and the second moving image processors include a first and a second deblocking filters, respectively. Operation timing of the second filter is delayed by the processing time of two macroblocks, compared with operation timing of the first filter. The processing results of the first filter and the second filter are transferred to an external memory via the first buffer and the second buffer of the transfer unit.

    摘要翻译： 运动图像处理器包括能够执行并行操作的第一和第二运动图像处理单元，以及具有第一缓冲器和第二缓冲器的数据传送单元。 第一运动图像处理单元顺序地处理一行一个图像的宏块MB00，...，并且第二运动图像处理单元依次处理下一行的宏块MB10， - - - 。 第一和第二运动图像处理器分别包括第一和第二去块滤波器。 与第一滤波器的操作定时相比，第二滤波器的操作定时被延迟两个宏块的处理时间。 第一滤波器和第二滤波器的处理结果经由传送单元的第一缓冲器和第二缓冲器传送到外部存储器。

    DATA PROCESSING CIRCUIT
    5.
    发明申请
    DATA PROCESSING CIRCUIT 失效
    数据处理电路

    公开(公告)号：US20080031329A1

    公开(公告)日：2008-02-07

    申请号：US11834449

    申请日：2007-08-06

    申请人： Kenichi IWATA ,  Seiji Mochizuki ,  Tetsuya Shibayama ,  Fumitaka Izuhara ,  Hiroshi Ueda ,  Yukifumi Kobayashi ,  Hiroaki Nakata ,  Koji Hosogi ,  Masakazu Ehama ,  Takafumi Yuasa

    发明人： Kenichi IWATA ,  Seiji Mochizuki ,  Tetsuya Shibayama ,  Fumitaka Izuhara ,  Hiroshi Ueda ,  Yukifumi Kobayashi ,  Hiroaki Nakata ,  Koji Hosogi ,  Masakazu Ehama ,  Takafumi Yuasa

    IPC分类号： H04N7/32

    CPC分类号： H04N19/436 ,  H04N19/176 ,  H04N19/593

    摘要： The present invention provides a functional block that executes video coding and video decoding based on H.264/AVC. The functional block includes two moving picture processing units, and a memory unit that stores therein data related to the results of processing of first plural macroblocks arranged within one row of one picture by the first moving picture processing unit. Data related to the results of processing of plural adjacent macroblocks, which are selected from the data stored in the memory unit, are transferred to the second moving picture processing unit. The second moving picture processing unit performs processing of one macroblock of second plural macroblocks arranged in the following row, using the transferred data.

    摘要翻译： 本发明提供一种执行基于H.264 / AVC的视频编码和视频解码的功能块。 功能块包括两个运动图像处理单元，以及存储单元，其存储与第一运动图像处理单元一行布置在一行内的第一多个宏块的处理结果有关的数据。 与从存储在存储单元中的数据中选择的多个相邻宏块的处理结果有关的数据被传送到第二运动图像处理单元。 第二运动图像处理单元使用传送的数据来执行排列在下一行中的第二多个宏块的一个宏块的处理。

    Contents reproduction device
    7.
    发明申请
    Contents reproduction device 审中-公开
    内容再现设备

    公开(公告)号：US20060236145A1

    公开(公告)日：2006-10-19

    申请号：US11214868

    申请日：2005-08-31

    申请人： Takafumi Yuasa ,  Yukio Fujii ,  Kazuhiko Tanaka ,  Koji Hosogi ,  Hiroaki Nakata ,  Masakazu Ehama

    发明人： Takafumi Yuasa ,  Yukio Fujii ,  Kazuhiko Tanaka ,  Koji Hosogi ,  Hiroaki Nakata ,  Masakazu Ehama

    IPC分类号： G06F1/32

    CPC分类号： G06F1/3203 ,  G06F1/3265 ,  Y02D10/153

    摘要： A contents reproduction device realizes reduction of power consumption by controlling power supply control according to the input contents. More specifically, in the contents reproduction device, the PSI analysis unit analyzes additional information in the inputted contents so as to check whether video contents are contained or the signal detection unit checks whether the inputted contents contain a video signal. According to the check result, the video information detection unit detects whether the inputted contents contain video information and outputs the detection result to the power control unit. When the inputted contents contain video information, the power control unit supplies power to the display. When no video information is contained, the power control unit stops power supply to the display and turns off power supply to the display.

    摘要翻译： 内容再现装置通过根据输入内容控制电源控制来实现功耗的降低。 更具体地，在内容再现装置中，PSI分析单元分析输入的内容中的附加信息，以便检查视频内容是否包含，或者信号检测单元检查输入的内容是否包含视频信号。 根据检查结果，视频信息检测单元检测输入的内容是否包含视频信息，并将检测结果输出到电源控制单元。 当输入的内容包含视频信息时，电源控制单元向显示器供电。 当没有包含视频信息时，电源控制单元停止对显示器的电力供应，并且关闭对显示器的电源。

    PROCESSOR SYSTEM AND EXCEPTION PROCESSING METHOD
    9.
    发明申请
    PROCESSOR SYSTEM AND EXCEPTION PROCESSING METHOD 审中-公开
    处理器系统和异常处理方法

    公开(公告)号：US20080294878A1

    公开(公告)日：2008-11-27

    申请号：US12101437

    申请日：2008-04-11

    申请人： Takafumi YUASA ,  Hiroaki Nakata ,  Koji Hosogi ,  Masakazu Ehama ,  Fumitaka Izuhara ,  Kazushi Akie

    发明人： Takafumi YUASA ,  Hiroaki Nakata ,  Koji Hosogi ,  Masakazu Ehama ,  Fumitaka Izuhara ,  Kazushi Akie

    IPC分类号： G06F9/38 ,  G06F9/302 ,  G06F9/312

    CPC分类号： G06F11/0793 ,  G06F9/30054 ,  G06F9/3861 ,  G06F9/3885 ,  G06F9/4812 ,  G06F11/0721 ,  G06F2209/481

    摘要： When an error is detected in an error detecting unit in a processor system, the error detecting unit outputs an error signal to an interrupt control unit, and the interrupt control unit outputs a value of an error address register and a control signal to a program counter control unit and rewrites a value of a program counter to a value of an error address register. By this means, the branching process by an error interrupt is realized. In this case, when the error is detected, the process of saving the value of the program counter at the time of error occurrence is not performed, and a specific save register and a control circuit for the recovery to the address at the time of the error occurrence after the end of the error processing are not provided.

    摘要翻译： 当在处理器系统中的错误检测单元中检测到错误时，错误检测单元向中断控制单元输出错误信号，并且中断控制单元向程序计数器输出错误地址寄存器和控制信号的值 控制单元，并将程序计数器的值重写为错误地址寄存器的值。 通过这种方式，实现了通过错误中断的分支过程。 在这种情况下，当检测到错误时，不执行在发生错误时保存程序计数器的值的处理，以及特定的存储寄存器和控制电路，用于恢复到发生错误时的地址 未提供错误处理结束后的错误发生。

    Arrangements having security protection
    10.
    发明授权
    Arrangements having security protection 有权
    有安全保护的安排

    公开(公告)号：US07177996B2

    公开(公告)日：2007-02-13

    申请号：US10801834

    申请日：2004-03-17

    申请人： Masakazu Ehama ,  Kazuhiko Tanaka ,  Koji Hosogi ,  Hiroaki Nakata

    发明人： Masakazu Ehama ,  Kazuhiko Tanaka ,  Koji Hosogi ,  Hiroaki Nakata

    IPC分类号： G06F12/00

    CPC分类号： G06F12/1441 ,  G06F12/1027 ,  G06F12/1425

    摘要： Security threats are reduced by providing a TLB in a bus interface unit of a media processor whose contents can be updated only from inside the media processor. The TLB checks whether an address specified by an external access request falls within access-permitted areas registered in it. If it does, an access request from outside is passed on to an inside of the media processor; otherwise, it is rejected.

    摘要翻译： 通过在媒体处理器的总线接口单元中提供TLB来减少安全威胁，其媒体处理器的内容可以仅从媒体处理器内部更新。 TLB检查由外部访问请求指定的地址是否落在其中注册的访问允许区域内。 如果是这样，则来自外部的访问请求被传递到媒体处理器的内部; 否则就被拒绝。