公开(公告)号：US08698152B2

公开(公告)日：2014-04-15

申请号：US13695837

申请日：2011-02-14

申请人： Yoshiyuki Harumoto ,  Yoshifumi Ohta ,  Yoshimasa Chikama ,  Tokuo Yoshida ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshinobu Miyamoto ,  Tetsuya Yamashita ,  Hinae Mizuno

发明人： Yoshiyuki Harumoto ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Yoshimasa Chikama ,  Tokuo Yoshida ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshinobu Miyamoto ,  Tetsuya Yamashita

IPC分类号： H01L29/04 ,  H01L31/036 ,  H01L31/0376 ,  H01L31/20 ,  H01L27/12

CPC分类号： H01L27/1214 ,  G02F1/1368 ,  G02F2201/086 ,  H01L27/1225 ,  H01L27/1255 ,  H01L29/78633

摘要： A display panel (50a) includes a TFT substrate (20a) in which a plurality of TFTs (5a) are provided, a counter substrate (30a) provided to face the TFT substrate (20a), and a display medium layer (40) provided between the TFT substrate (20a) and the counter substrate (30a), a plurality of pixels being provided so that each of the plurality of pixels is associated with a corresponding one of the TFTs (5a), wherein an oxide semiconductor layer (13) is provided in each of the TFTs (5a) as a channel, and an ultraviolet light absorbing layer (22) having a light transmitting property is provided in each of the pixels (P) so as to overlap the oxide semiconductor layer (13).

摘要翻译： 显示面板（50a）包括其中设置有多个TFT（5a）的TFT基板（20a），与TFT基板（20a）相对设置的对置基板（30a）和设置在显示介质层（40） 在TFT基板（20a）和对置基板（30a）之间，设置多个像素，使得多个像素中的每一个与相应的一个TFT（5a）相关联，其中氧化物半导体层（13） 设置在每个TFT（5a）中作为沟道，并且在每个像素（P）中提供具有透光性的紫外光吸收层（22），以与氧化物半导体层（13）重叠。

公开(公告)号：US08592811B2

公开(公告)日：2013-11-26

申请号：US13697106

申请日：2011-02-14

申请人： Masahiko Suzuki ,  Yoshimasa Chikama ,  Yoshifumi Ohta ,  Tokuo Yoshida ,  Okifumi Nakagawa ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto ,  Tetsuya Yamashita ,  Hinae Mizuno

发明人： Masahiko Suzuki ,  Yoshimasa Chikama ,  Yuuji Mizuno ,  Yoshifumi Ohta ,  Tokuo Yoshida ,  Okifumi Nakagawa ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto ,  Tetsuya Yamashita

IPC分类号： H01L29/10 ,  H01L29/12 ,  H01L27/12 ,  H01L27/088 ,  H01L29/06 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  G02F1/136

CPC分类号： H01L27/124 ,  G02F1/13458 ,  G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/1244

摘要： An active matrix substrate (20a) includes a plurality of pixel electrodes (18a) arranged in a matrix, and a plurality of TFTs (5) each connected to a corresponding one of the pixel electrodes (18a), and each including a gate electrode (11a) provided on an insulating substrate (10a), a gate insulating film (12a) covering the gate electrode (11a), a semiconductor layer (16a) provided on the gate insulating film (12a) and having a channel region (C) overlapping the gate electrode (11a), and a source electrode (15aa) and a drain electrode (15b) of copper or copper alloy provided on the gate insulating film (12a) and separated from each other by the channel region (C) of the semiconductor layer (16a). The semiconductor layer (16a) is formed of an oxide semiconductor and covers the source electrode (15aa) and the drain electrode (15b).

摘要翻译： 有源矩阵基板（20a）包括以矩阵形式布置的多个像素电极（18a）和多个TFT（5），每个TFT（5）分别连接到相应的一个像素电极（18a），并且各自包括栅电极 设置在绝缘基板（10a）上的11a），覆盖栅极（11a）的栅极绝缘膜（12a），设置在栅极绝缘膜（12a）上并具有沟道区域（C）的半导体层 栅极电极（11a）以及设置在栅极绝缘膜（12a）上的铜或铜合金的源电极（15aa）和漏电极（15b），并通过半导体的沟道区域（C）彼此分离 层（16a）。 半导体层（16a）由氧化物半导体形成，并覆盖源电极（15aa）和漏电极（15b）。

公开(公告)号：US09142573B1

公开(公告)日：2015-09-22

申请号：US13699377

申请日：2011-02-14

申请人： Tetsuya Yamashita ,  Tokuo Yoshida ,  Yoshimasa Chikama ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Hinae Mizuno ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto

发明人： Tetsuya Yamashita ,  Tokuo Yoshida ,  Yoshimasa Chikama ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto

IPC分类号： H01L21/00 ,  H01L27/12

CPC分类号： H01L27/127 ,  G02F1/136213 ,  G02F1/136286 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1255 ,  H01L27/1262

摘要： Each of the auxiliary capacitors (6a) includes a capacitor line (11b) comprised of the same material as the gate electrode (11a) and provided in the same layer as the gate electrode (11a), the gate insulating film (12) provided so as to cover the capacitor line (11a), a capacitor intermediate layer (13c) provided using the oxide semiconductor and provided on the gate insulating film (12) so as to overlap the capacitor line (11b), and a capacitor electrode (15b) provided on the capacitor intermediate layer (13c), and the capacitor intermediate layer (13c) is conductive.

摘要翻译： 每个辅助电容器（6a）包括由与栅极电极（11a）相同的材料组成并且设置在与栅电极（11a）相同的层中的电容器线（11b），栅绝缘膜（12）设置为 为了覆盖电容器线（11a），使用氧化物半导体设置并设置在栅极绝缘膜（12）上以与电容线（11b）重叠的电容器中间层（13c）和电容器电极（15b） 设置在电容器中间层（13c）上，并且电容器中间层（13c）是导电的。

公开(公告)号：US20130056741A1

公开(公告)日：2013-03-07

申请号：US13695837

申请日：2011-02-14

申请人： Yoshiyuki Harumoto ,  Yoshifumi Ohta ,  Yoshimasa Chikama ,  Tokuo Yoshida ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshinobu Miyamoto ,  Tetsuya Yamashita ,  Hinae Mizuno

发明人： Yoshiyuki Harumoto ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Yoshimasa Chikama ,  Tokuo Yoshida ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshinobu Miyamoto ,  Tetsuya Yamashita

IPC分类号： H01L27/15

CPC分类号： H01L27/1214 ,  G02F1/1368 ,  G02F2201/086 ,  H01L27/1225 ,  H01L27/1255 ,  H01L29/78633

摘要： A display panel (50a) includes a TFT substrate (20a) in which a plurality of TFTs (5a) are provided, a counter substrate (30a) provided to face the TFT substrate (20a), and a display medium layer (40) provided between the TFT substrate (20a) and the counter substrate (30a), a plurality of pixels being provided so that each of the plurality of pixels is associated with a corresponding one of the TFTs (5a), wherein an oxide semiconductor layer (13) is provided in each of the TFTs (5a) as a channel, and an ultraviolet light absorbing layer (22) having a light transmitting property is provided in each of the pixels (P) so as to overlap the oxide semiconductor layer (13).

摘要翻译： 显示面板（50a）包括其中设置有多个TFT（5a）的TFT基板（20a），与TFT基板（20a）相对设置的对置基板（30a）和设置在显示介质层（40） 在TFT基板（20a）和对置基板（30a）之间，设置多个像素，使得多个像素中的每一个与相应的一个TFT（5a）相关联，其中氧化物半导体层（13） 设置在每个TFT（5a）中作为沟道，并且在每个像素（P）中提供具有透光性的紫外光吸收层（22），以与氧化物半导体层（13）重叠。

公开(公告)号：US20130207114A1

公开(公告)日：2013-08-15

申请号：US13697106

申请日：2011-02-14

申请人： Masahiko Suzuki ,  Yoshimasa Chikama ,  Yuuji Mizuno ,  Hinae Mizuno ,  Yoshifumi Ohta ,  Tokuo Yoshida ,  Okifumi Nakagawa ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto ,  Tetsuya Yamashita

发明人： Masahiko Suzuki ,  Yoshimasa Chikama ,  Yuuji Mizuno ,  Hinae Mizuno ,  Yoshifumi Ohta ,  Tokuo Yoshida ,  Okifumi Nakagawa ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto ,  Tetsuya Yamashita

IPC分类号： H01L27/12

CPC分类号： H01L27/124 ,  G02F1/13458 ,  G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/1244

摘要： An active matrix substrate (20a) includes a plurality of pixel electrodes (18a) arranged in a matrix, and a plurality of TFTs (5) each connected to a corresponding one of the pixel electrodes (18a), and each including a gate electrode (11a) provided on an insulating substrate (10a), a gate insulating film (12a) covering the gate electrode (11a), a semiconductor layer (16a) provided on the gate insulating film (12a) and having a channel region (C) overlapping the gate electrode (11a), and a source electrode (15aa) and a drain electrode (15b) of copper or copper alloy provided on the gate insulating film (12a) and separated from each other by the channel region (C) of the semiconductor layer (16a). The semiconductor layer (16a) is formed of an oxide semiconductor and covers the source electrode (15aa) and the drain electrode (15b).

摘要翻译： 有源矩阵基板（20a）包括以矩阵形式布置的多个像素电极（18a）和多个TFT（5），每个TFT（5）分别连接到相应的一个像素电极（18a），并且各自包括栅电极 设置在绝缘基板（10a）上的11a），覆盖栅极（11a）的栅极绝缘膜（12a），设置在栅极绝缘膜（12a）上并具有沟道区域（C）的半导体层 栅极电极（11a）以及设置在栅极绝缘膜（12a）上的铜或铜合金的源电极（15aa）和漏电极（15b），并通过半导体的沟道区域（C）彼此分离 层（16a）。 半导体层（16a）由氧化物半导体形成，并覆盖源电极（15aa）和漏电极（15b）。

公开(公告)号：US20130112970A1

公开(公告)日：2013-05-09

申请号：US13701549

申请日：2011-06-06

申请人： Yoshinobu Miyamoto ,  Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Yoshimasa Chikama ,  Tokuo Yoshida ,  Masahiko Suzuki ,  Yoshiyuki Harumoto ,  Tetsuya Yamashita

发明人： Yoshinobu Miyamoto ,  Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Yoshimasa Chikama ,  Tokuo Yoshida ,  Masahiko Suzuki ,  Yoshiyuki Harumoto ,  Tetsuya Yamashita

IPC分类号： H01L29/786 ,  H01L29/66

CPC分类号： H01L29/786 ,  G02F1/1362 ,  G02F1/1368 ,  G02F2001/136231 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/45 ,  H01L29/66969 ,  H01L29/7869

摘要： A TFT substrate (30a) including a TFT (5a) having: a gate electrode (14a) provided on a substrate (10a); a gate insulating film (15) provided to cover the gate electrode (14a); a semiconductor layer (16a) made of an oxide semiconductor provided on the gate insulating film (15) with a channel region (C) arranged to lie above the gate electrode (14a): and a source electrode (19aa) and a drain electrode (19b) provided on the semiconductor layer (16a) to be spaced from each other with the channel region (C) therebetween. A recess (R) is provided on the surface of the channel region (C) of the semiconductor layer (16a) to extend in the channel width direction.

摘要翻译： 1.一种TFT基板（30a），包括具有设置在基板（10a）上的栅电极（14a）的TFT（5a） 设置为覆盖所述栅电极的栅极绝缘膜（15）; 设置在栅极绝缘膜（15）上的氧化物半导体的半导体层（16a）具有布置成位于栅电极（14a）上方的沟道区（C）;以及源电极（19aa）和漏电极 19b）设置在所述半导体层（16a）上以与所述半导体层（16a）之间的沟道区域（C）彼此间隔开。 在半导体层（16a）的沟道区域（C）的表面上设置凹槽（R），以在沟道宽度方向上延伸。

公开(公告)号：US20130134411A1

公开(公告)日：2013-05-30

申请号：US13640868

申请日：2011-04-05

申请人： Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto ,  Hinae Mizuno

发明人： Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto

IPC分类号： H01L29/786 ,  H01L29/66

CPC分类号： H01L29/7869 ,  H01L27/1225 ,  H01L29/66742

摘要： A semiconductor device (100A) according to the present invention includes an oxide semiconductor layer (31a), first and second source electrodes (52a1 and 52a2), and first and second drain electrodes (53a1 and 53a2). The second source electrode (52a2) is formed to be in contact with a top surface of the first source electrode and inner to the first source electrode (52a1). The second drain electrode (53a2) is formed to be in contact with a top surface of the first drain electrode (53a1) and inner to the first drain electrode (53a1). The oxide semiconductor layer (31a) is formed to be in contact with the top surface of the first source electrode (52a1) and the top surface of the first drain electrode (53a1).

摘要翻译： 根据本发明的半导体器件（100A）包括氧化物半导体层（31a），第一和第二源电极（52a1和52a2）以及第一和第二漏电极（53a1和53a2）。 第二源电极（52a2）形成为与第一源电极的顶表面接触并且在第一源电极（52a1）内部。 第二漏电极（53a2）形成为与第一漏电极（53a1）的顶表面接触并且在第一漏极电极（53a1）的内部。 氧化物半导体层（31a）形成为与第一源电极（52a1）的顶表面和第一漏电极（53a1）的顶表面接触。

公开(公告)号：US09035295B2

公开(公告)日：2015-05-19

申请号：US13640868

申请日：2011-04-05

申请人： Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto ,  Hinae Mizuno

发明人： Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto

IPC分类号： H01L29/12 ,  H01L29/10 ,  H01L29/76 ,  H01L21/00 ,  H01L29/786 ,  H01L27/12 ,  H01L29/66

CPC分类号： H01L29/7869 ,  H01L27/1225 ,  H01L29/66742

摘要： A semiconductor device (100A) according to the present invention includes an oxide semiconductor layer (31a), first and second source electrodes (52a1 and 52a2), and first and second drain electrodes (53a1 and 53a2). The second source electrode (52a2) is formed to be in contact with a top surface of the first source electrode and inner to the first source electrode (52a1). The second drain electrode (53a2) is formed to be in contact with a top surface of the first drain electrode (53a1) and inner to the first drain electrode (53a1). The oxide semiconductor layer (31a) is formed to be in contact with the top surface of the first source electrode (52a1) and the top surface of the first drain electrode (53a1).

摘要翻译： 根据本发明的半导体器件（100A）包括氧化物半导体层（31a），第一和第二源电极（52a1和52a2）以及第一和第二漏电极（53a1和53a2）。 第二源电极（52a2）形成为与第一源电极的顶表面接触并且在第一源电极（52a1）内部。 第二漏电极（53a2）形成为与第一漏电极（53a1）的顶表面接触并且在第一漏极电极（53a1）的内部。 氧化物半导体层（31a）形成为与第一源电极（52a1）的顶表面和第一漏电极（53a1）的顶表面接触。

公开(公告)号：US20130026462A1

公开(公告)日：2013-01-31

申请号：US13581094

申请日：2011-02-14

申请人： Michiko Takei ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yoshiyuki Harumoto ,  Hinae Mizuno

发明人： Michiko Takei ,  Yuuji Mizuno ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yoshiyuki Harumoto

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L29/7869 ,  H01L27/1225

摘要： A method for manufacturing a thin film transistor includes the step of forming a gate electrode (11aa) on an insulating substrate, the step of forming a gate insulating layer (12) to cover the gate electrode (11aa), and thereafter, forming an oxide semiconductor layer (13a) on the gate insulating layer (12), the step of forming a source electrode (16aa) and a drain electrode (16b) on the oxide semiconductor layer (13a) by dry etching, with a channel region (C) of the oxide semiconductor layer being exposed, and the step of supplying oxygen radicals to a channel region of the oxide semiconductor layer.

摘要翻译： 制造薄膜晶体管的方法包括在绝缘基板上形成栅电极（11aa）的步骤，形成栅极绝缘层（12）以覆盖栅极（11aa）的步骤，然后形成氧化物 在栅绝缘层（12）上的半导体层（13a），通过干蚀刻在氧化物半导体层（13a）上形成源电极（16aa）和漏电极（16b）的步骤，具有沟道区（C） 的氧化物半导体层露出的步骤，以及向氧化物半导体层的沟道区域供给氧自由基的步骤。

公开(公告)号：US09024311B2

公开(公告)日：2015-05-05

申请号：US13379670

申请日：2010-04-06

申请人： Takeshi Hara ,  Hirohiko Nishiki ,  Yoshimasa Chikama ,  Kazuo Nakagawa ,  Yoshifumi Ohta ,  Tetsuya Aita ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshiyuki Miyajima ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Hinae Mizuno

发明人： Takeshi Hara ,  Hirohiko Nishiki ,  Yoshimasa Chikama ,  Kazuo Nakagawa ,  Yoshifumi Ohta ,  Tetsuya Aita ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshiyuki Miyajima ,  Yuuji Mizuno ,  Michiko Takei ,  Yoshiyuki Harumoto

IPC分类号： H01L29/786 ,  H01L21/336 ,  H01L27/12

CPC分类号： H01L27/1288 ,  H01L27/1225 ,  H01L29/7869

摘要： The present invention provides a thin film transistor including an oxide semiconductor layer (4) for electrically connecting a signal electrode (6a) and a drain electrode (7a), the an oxide semiconductor layer being made from an oxide semiconductor; and a barrier layer (6b) made from at least one selected from the group consisting of Ti, Mo, W, Nb, Ta, Cr, nitrides thereof, and alloys thereof, the barrier layer (6b) being in touch with the signal electrode (6a) and the oxide semiconductor layer (4) and separating the signal electrode (6a) from the oxide semiconductor layer (4). Because of this configuration, the thin film transistor can form and maintain an ohmic contact between the first electrode and the channel layer, thereby being a thin film transistor with good properties.

摘要翻译： 本发明提供了一种薄膜晶体管，其包括用于电连接信号电极（6a）和漏电极（7a）的氧化物半导体层（4），所述氧化物半导体层由氧化物半导体制成; 以及由选自Ti，Mo，W，Nb，Ta，Cr，氮化物中的至少一种及其合金制成的阻挡层（6b），阻挡层（6b）与信号电极 （6a）和氧化物半导体层（4），并且将信号电极（6a）与氧化物半导体层（4）分离。 由于这种结构，薄膜晶体管可以在第一电极和沟道层之间形成并保持欧姆接触，从而成为具有良好性能的薄膜晶体管。