利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

10 条记录 (耗时 0.028 秒)

    Network information processing system and network information processing method
    1.
    发明申请
    Network information processing system and network information processing method 审中-公开
    网络信息处理系统和网络信息处理方法

    公开(公告)号：US20070005809A1

    公开(公告)日：2007-01-04

    申请号：US10489518

    申请日：2002-09-13

    申请人： Youichi Kobayashi ,  Fumitaka Honda ,  Takafumi Azuma ,  Takanobu Ujisato ,  Kazuyasu Imahashi

    发明人： Youichi Kobayashi ,  Fumitaka Honda ,  Takafumi Azuma ,  Takanobu Ujisato ,  Kazuyasu Imahashi

    IPC分类号： G06F15/16

    CPC分类号： H04L12/1822 ,  H04N7/15

    摘要： The multiple-network typed electronic conferencing system 104 comprises, as shown in FIG. 15, two network information processing systems #n (n=1, 2) each for processing arbitrary information and a wire or wireless communication 40 for connecting these system to each other, each network information processing systems having input operation function. It comprises, for example, five notebook personal computers PCi (i=1-5), and projectors Pj (j=1-5) for processing at least information transferred from any one of these notebook personal computers PCi and providing electric information contents including display information, thereby permitting the projector Pj to perform simultaneous display control based on the input operations of the notebook personal computers Pci. This allows multiple projectors Pj to display the same electric information contents at the same time.

    摘要翻译： 多网络类型电子会议系统104包括，如图1所示。 如图15所示，每个用于处理任意信息的两个网络信息处理系统#n（n = 1,2）和用于将这些系统彼此连接的有线或无线通信40，具有输入操作功能的每个网络信息处理系统。 它包括例如五个笔记本个人计算机PCi（i = 1-5）和投影仪Pj（j = 1-5），用于至少处理从这些笔记本个人计算机PCi中的任何一个传送的信息，并提供电信息内容，包括 显示信息，从而允许投影机Pj基于笔记本个人计算机Pci的输入操作执行同时的显示控制。 这允许多个投影仪Pj同时显示相同的电子信息内容。

    Synchronous control apparatus
    3.
    发明授权
    Synchronous control apparatus 失效
    同步控制装置

    公开(公告)号：US5991003A

    公开(公告)日：1999-11-23

    申请号：US18941

    申请日：1998-02-05

    申请人： Kazuyasu Imahashi ,  Katsuichi Tachi ,  Norihiko Noguchi

    发明人： Kazuyasu Imahashi ,  Katsuichi Tachi ,  Norihiko Noguchi

    IPC分类号： G03B31/00 ,  G11B27/10

    CPC分类号： G03B31/00 ,  G11B27/10

    摘要： A synchronous control device having a memory 101 for storing block data blocked in terms of a pre-set data amount, a clock generating circuit 102 for generating input side clocks which are based on a data rate to be synchronized, and a memory control unit 103 for generating output side clocks C.sub.out responsive to input side clocks C.sub.in from the clock generating circuit 102. The memory 101 stores the block data on the block basis, based on the input side clocks C.sub.in from the clock generating circuit 103, and outputs the stored block data based on the output side clocks C.sub.out from the memory control circuit 103. The memory control circuit 103 detects a difference between the input data volume and the output side data volume in the memory 101 for varying the speed of the output side clocks responsive to the amount of the detected difference so that the output side clocks will be synchronized with the input side clocks C.sub.in from the clock generating circuit 103.

    摘要翻译： 一种同步控制装置，具有用于存储根据预设数据量而被阻止的块数据的存储器101，用于产生基于要同步的数据速率的输入侧时钟的时钟产生电路102和存储器控制单元103 用于根据来自时钟发生电路102的输入侧时钟Cin产生输出侧时钟Cout。存储器101基于来自时钟发生电路103的输入侧时钟Cin，以块为基础存储块数据，并输出存储块 基于来自存储器控制电路103的输出侧时钟Cout的数据。存储器控制电路103检测存储器101中的输入数据量和输出侧数据量之间的差异，以响应于该输入侧时钟改变输出侧时钟的速度 检测到的差异量，使得输出侧时钟将与来自时钟发生电路103的输入侧时钟Cin同步。