公开(公告)号：US20120242650A1

公开(公告)日：2012-09-27

申请号：US13070490

申请日：2011-03-24

申请人： Yu-Yeh Chen ,  Jia-Jio Huang ,  Jhen-Wei He ,  Heng-Shun Kuan ,  Tsung-Hsien Lin

发明人： Yu-Yeh Chen ,  Jia-Jio Huang ,  Jhen-Wei He ,  Heng-Shun Kuan ,  Tsung-Hsien Lin

IPC分类号： G06T15/00

CPC分类号： H04N13/373 ,  H04N13/122 ,  H04N13/341

摘要： A 3D image processing method, for processing a dynamic image region swapping between a first dynamic image gray level and a second dynamic image gray level, comprising: determining a max dynamic gray level reference value and a min dynamic gray level reference value, to generate an adjusted dynamic gray level and luminance curve; generating a dynamic table, which includes relations between the adjusted dynamic gray level and luminance curve, the first and second dynamic image gray level, according to the adjusted gray level and luminance curve; and adjusting the first and second dynamic image gray level according to the dynamic table.

摘要翻译： 一种3D图像处理方法，用于处理在第一动态图像灰度级和第二动态图像灰度级之间交换的动态图像区域，包括：确定最大动态灰度级参考值和最小动态灰度级参考值，以产生 调整动态灰度级和亮度曲线; 生成动态表，其中包括调整后的动态灰度级和亮度曲线之间的关系，第一和第二动态图像灰度级，根据调整的灰度级和亮度曲线; 并根据动态表调整第一和第二动态图像灰度级。

公开(公告)号：US07596772B2

公开(公告)日：2009-09-29

申请号：US11608248

申请日：2006-12-08

申请人： Hanping Chen ,  Chih-Yang Peng ,  Alvin Hsin-Hung Chen ,  Jia-Jio Huang ,  Jim Jyh-Herng Wang ,  Kun-Cheng Wu

发明人： Hanping Chen ,  Chih-Yang Peng ,  Alvin Hsin-Hung Chen ,  Jia-Jio Huang ,  Jim Jyh-Herng Wang ,  Kun-Cheng Wu

IPC分类号： G06F17/50 ,  G06F9/45

CPC分类号： G06F17/5036

摘要： A fast methodology and system to characterize setup/hold time for analog IPs are provided. Partial circuits of clock and data paths are simulated instead of the simulation of entire IPs. The partial circuits include all those paths of clock pin and data input pins before reaching first level DFF. This methodology includes multi-path searching of hierarchical SPICE netlist for the path of clock pin and data pins, so as to reduce the circuit subset, merge the paths of clock pin and the data pins, and characterize the setup/hold time for the analog IP. The paths of data pins and clock pin before DFF are used for setup/hold time characterization.

摘要翻译： 提供了一种用于表征模拟IP的设置/保持时间的快速方法和系统。 模拟时钟和数据路径的部分电路，而不是整个IP的仿真。 部分电路包括达到第一级DFF之前的时钟引脚和数据输入引脚的所有路径。 该方法包括多路径搜索时钟引脚和数据引脚路径的分层SPICE网表，以减少电路子集，合并时钟引脚和数据引脚的路径，并表征模拟的建立/保持时间 IP。 DFF之前的数据引脚和时钟引脚的路径用于建立/保持时间表征。

公开(公告)号：US20080141198A1

公开(公告)日：2008-06-12

申请号：US11608248

申请日：2006-12-08

申请人： Hanping Chen ,  Chih-Yang Peng ,  Alvin Hsin-Hung Chen ,  Jia-Jio Huang ,  Jim Jyh-Herng Wang ,  Kun-Cheng Wu

发明人： Hanping Chen ,  Chih-Yang Peng ,  Alvin Hsin-Hung Chen ,  Jia-Jio Huang ,  Jim Jyh-Herng Wang ,  Kun-Cheng Wu

IPC分类号： G06F17/50

CPC分类号： G06F17/5036

摘要： A fast methodology and system to characterize setup/hold time for analog IPs are provided. Partial circuits of clock and data paths are simulated instead of the simulation of entire IPs. The partial circuits include all those paths of clock pin and data input pins before reaching first level DFF. This methodology includes multi-path searching of hierarchical SPICE netlist for the path of clock pin and data pins, so as to reduce the circuit subset, merge the paths of clock pin and the data pins, and characterize the setup/hold time for the analog IP. The paths of data pins and clock pin before DFF are used for setup/hold time characterization.

摘要翻译： 提供了一种用于表征模拟IP的设置/保持时间的快速方法和系统。 模拟时钟和数据路径的部分电路，而不是整个IP的仿真。 部分电路包括达到第一级DFF之前的时钟引脚和数据输入引脚的所有路径。 该方法包括多路径搜索时钟引脚和数据引脚路径的分层SPICE网表，以减少电路子集，合并时钟引脚和数据引脚的路径，并表征模拟的建立/保持时间 IP。 DFF之前的数据引脚和时钟引脚的路径用于建立/保持时间表征。

公开(公告)号：US07429886B2

公开(公告)日：2008-09-30

申请号：US11324980

申请日：2006-01-03

申请人： Jia-Jio Huang ,  Chien-Hui Chuang

发明人： Jia-Jio Huang ,  Chien-Hui Chuang

IPC分类号： H01H37/76 ,  H01H85/00

CPC分类号： G11C17/18

摘要： A poly fuse trimming circuit. The poly fuse trimming circuit comprises a poly fuse and a silicon controlled rectifier (SCR) device. The poly fuse is coupled between a first fixed potential and an output node. The SCR device is controlled by a trimming signal and has an anode coupled to the output node and a cathode coupled to a second fixed potential.

摘要翻译： 多熔丝修整电路。 多熔丝修整电路包括多晶硅熔丝和可控硅整流器（SCR）器件。 多晶硅熔丝耦合在第一固定电位和输出节点之间。 SCR器件由修整信号控制，并且具有耦合到输出节点的阳极和耦合到第二固定电位的阴极。

公开(公告)号：US07282902B2

公开(公告)日：2007-10-16

申请号：US10708489

申请日：2004-03-07

申请人： Yuan-Hsun Chang ,  Jia-Jio Huang ,  Cheng-Chung Chou

发明人： Yuan-Hsun Chang ,  Jia-Jio Huang ,  Cheng-Chung Chou

IPC分类号： G05F3/16

CPC分类号： G05F1/56

摘要： A voltage regulator apparatus, wherein two transistors are coupled to an output terminal of a voltage regulator, so as to improve the transient response of output voltage and increase the stability of the output voltage. Besides, it avoids the use of an external capacitor.

摘要翻译： 一种电压调节器装置，其中两个晶体管耦合到电压调节器的输出端子，以便改善输出电压的瞬态响应并增加输出电压的稳定性。 此外，它避免了使用外部电容器。

公开(公告)号：US06747588B1

公开(公告)日：2004-06-08

申请号：US10248375

申请日：2003-01-15

申请人： Jia-Jio Huang ,  Yi-Ping Lin

发明人： Jia-Jio Huang ,  Yi-Ping Lin

IPC分类号： H03M112

CPC分类号： H03M1/0656 ,  H03M1/46

摘要： A successive approximation analog-to-digital converter is used for converting an analog input signal into a corresponding digital output signal. The successive approximation analog-to-digital converter has a successive approximation register for storing a first digital bit stream and a second digital bit stream that are related to the analog input signal, and a digital-to-analog converter for generating a first reference voltage and a second reference voltage according to the first and second digital bit streams. The digital-to-analog converter has a first voltage divider and a second voltage divider. The first voltage divider drives the first reference voltage approaching the analog input signal to establish the first digital bit stream, and the second voltage divider drives the second reference voltage approaching the analog input signal to establish the second digital bit stream. Finally, the first and second digital bit streams are averaged to generate the digital output signal.

摘要翻译： 逐次逼近模数转换器用于将模拟输入信号转换成相应的数字输出信号。 逐次逼近模数转换器具有用于存储与模拟输入信号相关的第一数字位流和第二数字位流的逐次逼近寄存器，以及用于产生第一参考电压的数 - 模转换器 以及根据第一和第二数字位流的第二参考电压。 数模转换器具有第一分压器和第二分压器。 第一分压器驱动接近模拟输入信号的第一参考电压以建立第一数字位流，并且第二分压器驱动接近模拟输入信号的第二参考电压以建立第二数字位流。 最后，对第一和第二数字比特流进行平均以产生数字输出信号。

公开(公告)号：US20070152733A1

公开(公告)日：2007-07-05

申请号：US11324980

申请日：2006-01-03

申请人： Jia-Jio Huang ,  Chien-Hui Chuang

发明人： Jia-Jio Huang ,  Chien-Hui Chuang

IPC分类号： H01H37/76

CPC分类号： G11C17/18

摘要： A poly fuse trimming circuit. The poly fuse trimming circuit comprises a poly fuse and a silicon controlled rectifier (SCR) device. The poly fuse is coupled between a first fixed potential and an output node. The SCR device is controlled by a trimming signal and has an anode coupled to the output node and a cathode coupled to a second fixed potential.

摘要翻译： 多熔丝修整电路。 多熔丝修整电路包括多晶硅熔丝和可控硅整流器（SCR）器件。 多晶硅熔丝耦合在第一固定电位和输出节点之间。 SCR器件由修整信号控制，并且具有耦合到输出节点的阳极和耦合到第二固定电位的阴极。

公开(公告)号：US06956519B1

公开(公告)日：2005-10-18

申请号：US10711877

申请日：2004-10-11

申请人： Jia-Jio Huang ,  Han-Chi Liu

发明人： Jia-Jio Huang ,  Han-Chi Liu

IPC分类号： H03M1/06 ,  H03M1/08 ,  H03M1/12 ,  H03M1/44 ,  H03M1/66

CPC分类号： H03M1/0863 ,  H03M1/0695 ,  H03M1/442

摘要： A switched capacitor circuit of a pipeline analog to digital converter. The pipeline ADC includes a clock generator, a signal reference circuit, and a plurality of switched capacitor circuit. Each switched capacitor includes an operational amplifier, a first sampling capacitor, a first signal input switch, a first reference input switch, a first reference reset switch, and a first feedback network. A method for operating the switched capacitor circuit includes after the first reference input switch turning off, turning on the first signal input switch to transmit a first input signal to the first sampling capacitor and turning on the first reference reset switch to transmit a common signal to a second terminal of the first reference input switch, turning off the first reference rest switch then turning off the first signal input switch, and after the first signal input switch turning off, turning on the first reference input switch.

摘要翻译： 一种管道模数转换器的开关电容电路。 流水线ADC包括时钟发生器，信号参考电路和多个开关电容器电路。 每个开关电容器包括运算放大器，第一采样电容器，第一信号输入开关，第一参考输入开关，第一参考复位开关和第一反馈网络。 用于操作开关电容器电路的方法包括在第一参考输入开关截止之后，接通第一信号输入开关以将第一输入信号发送到第一采样电容器，并接通第一参考复位开关以将公共信号传输到 第一参考输入开关的第二端子，关闭第一参考停止开关，然后关闭第一信号输入开关，并且在第一信号输入开关关闭之后，打开第一参考输入开关。