公开(公告)号：WO2010138308A1

公开(公告)日：2010-12-02

申请号：PCT/US2010/034550

申请日：2010-05-12

Applicant: GLOBALFOUNDRIES INC. ,  MATHUR, Kaveri ,  BULLER, James, F. ,  KURZ, Andreas

Inventor： MATHUR, Kaveri ,  BULLER, James, F. ,  KURZ, Andreas

IPC: H01L21/329 ,  H01L29/8605 ,  H01L27/07

CPC classification number: H01L29/8605 ,  H01L27/0738 ,  H01L27/0802 ,  H01L29/66166

Abstract: Semiconductor devices are formed with reduced variability between close proximity resistors, improved end resistances, and reduced random dopant mismatch. Embodiments include ion implanting a dopant, such as B, at a relatively high dosage, e.g. about 4 to about 6keV, and at a relatively low implant energy, e.g., about 1.5 to about 2E15/cm 2 .

Abstract translation: 半导体器件形成在近距离电阻之间具有降低的变异性，改善的端电阻和减少的随机掺杂物失配。 实施例包括以相当高的剂量例如离子注入掺杂剂，例如B。 约4至约6keV，并且在相对较低的注入能量下，例如约1.5至约2E15 / cm 2。

公开(公告)号：WO2004017409A1

公开(公告)日：2004-02-26

申请号：PCT/CA2003/001199

申请日：2003-08-08

Applicant: TECHNOLOGIES LTRIM INC.

Inventor： LACOURSE, Alain ,  LANGLOIS, Hugues ,  SAVARIA, Yvon ,  GAGNON, Yves

IPC: H01L27/08

CPC classification number: H01L28/20 ,  H01C17/26 ,  H01L21/268 ,  H01L21/324 ,  H01L21/76894 ,  H01L27/0802 ,  H01L29/66166

Abstract: A method is provided for tuning (i.e. modifying, changing) the impedance of semiconductor components or devices using a focused heating source. The method may be exploited for finely tuning the impedance of semiconductor components or devices, by modifying the dopant profile of a region of low dopant concentration (i.e. increasing the dopant concentration) by diffusion of dopants from adjacent regions of higher dopant concentration through the melting action of a focused heating source, for example a laser. The present invention is in particular directed to the use of lasers in relation to circuits for the creation of conductive links and pathways where none existed before. The present invention more particularly relates to a means wherein impedance modification (i.e. trimming or tuning) may advantageously be carried out as a function of the location of one or more conductive bridge(s) along the length of a gap region.

Abstract translation: 提供了一种用于使用聚焦加热源来调谐（即修改，改变）半导体部件或器件的阻抗的方法。 该方法可用于微调半导体组件或器件的阻抗，通过通过掺杂剂从较高掺杂剂浓度的相邻区域扩散通过熔融作用来改变掺杂剂浓度低的区域的掺杂剂分布（即增加掺杂剂浓度） 的聚焦加热源，例如激光。 本发明特别涉及激光器相对于用于创建之前不存在的导电链路和路径的电路的使用。 本发明更具体地涉及一种其中阻抗修改（即修整或调谐）可以有利地作为沿着间隙区域的长度的一个或多个导电桥的位置的函数来执行的装置。

公开(公告)号：WO2011000316A1

公开(公告)日：2011-01-06

申请号：PCT/CN2010/074806

申请日：2010-06-30

Applicant: 黑龙江大学 ,  温殿忠 ,  柏晓辉

Inventor： 温殿忠 ,  柏晓辉

IPC: H01L45/00 ,  H01L27/24 ,  G11C11/56

CPC classification number: H01L29/66166 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2213/55 ,  G11C2213/71 ,  G11C2213/77 ,  H01L27/2463 ,  H01L27/2472 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/16

公开(公告)号：WO2010047446A1

公开(公告)日：2010-04-29

申请号：PCT/KR2009/001832

申请日：2009-04-09

Applicant: 동국대학교 산학협력단 ,  이진구 ,  이성대 ,  김미라 ,  민대홍 ,  김완주

Inventor： 이진구 ,  이성대 ,  김미라 ,  민대홍 ,  김완주

IPC: H01L21/302

CPC classification number: H01L29/6609 ,  H01L21/30625 ,  H01L29/66083 ,  H01L29/66166 ,  H01L29/66174

Abstract: 본 발명은 반도체 소자의 직렬 저항 성분을 감소시키고 효과적인 열 방출을 도모하여 소자 특성 향상을 위한 반도체 기판 연마 공정을 식각 방법으로 사용하는 트렌치 기법을 이용한 2단자 반도체 소자 제작 방법을 제공하기 위한 것으로서, 불순물이 첨가된 활성층이 성장된 기판 위에 식각 패턴을 형성하여 식각을 통해 트렌치를 형성하는 단계와, 상기 식각 패턴 제거 후, 기판 상부 전면에 증착(evaporation) 또는 스퍼터링(sputtering) 방법을 이용하여 전면 금속층을 형성하는 단계와, 상기 전면 금속층이 형성된 기판 전면에 상기 형성된 트렌치 옆면보다 두꺼운 두께로 도금 금속층을 형성하는 단계와, 기계적 또는 화학적 방법 중 적어도 하나 이상의 연마 공정을 이용하여 상기 기판 하부에 상기 전면 금속층이 노출될 때까지 연마를 수행하는 단계와, 상기 연마된 기판 위에 금속 전극 형성을 위한 후면 금속층을 형성하는 단계와, 습식 또는 건식 식각 방법 중 적어도 하나를 이용하여 각각의 소자들을 분리하는 단계를 포함하는데 있다.

Abstract translation: 本发明提供一种使用沟槽技术制造2端子半导体器件的方法。 该方法使用半导体衬底抛光工艺作为蚀刻方法，通过减少半导体器件的串联电阻分量并有效地散热来提高器件特性。 制造2端子半导体器件的方法包括以下步骤：在衬底上形成蚀刻图案，在其上具有杂质的有源层生长以通过蚀刻形成沟槽; 使用蒸发或溅射方法去除蚀刻图案并在基板的上前表面上形成前金属层; 在其上形成有前金属层的基板的前表面上形成金属镀层，其中金属镀层比形成的沟槽的侧面厚; 执行至少一个机械或化学抛光工艺，直到前金属层在基板的下部暴露于外部; 在抛光的基板上形成用于形成金属电极的背金属层; 以及使用至少一种湿法或干蚀刻法分离器件。

公开(公告)号：WO2005114725A1

公开(公告)日：2005-12-01

申请号：PCT/JP2005/009256

申请日：2005-05-20

Applicant: オムロン株式会社 ,  鞍谷 直人 ,  春山 隆之 ,  岡本 圭介 ,  柳崎 高文 ,  和田 伸一

Inventor： 鞍谷 直人 ,  春山 隆之 ,  岡本 圭介 ,  柳崎 高文 ,  和田 伸一

IPC: H01L21/822

CPC classification number: H01L28/20 ,  G01P15/123 ,  G01P2015/084 ,  H01L27/0802 ,  H01L29/66166 ,  H01L29/8605

Abstract: 　ｎ型半導体基板１５の上にイオン注入によってｐ型の拡散層１２を形成し、拡散層１２の表面層にイオン注入によってｎ型の抵抗素子領域１３を形成する。ここで、半導体抵抗素子（拡散抵抗）の温度係数を小さくし、かつ、抵抗値のばらつきを小さくするためには、拡散層１２の表面不純物濃度を１.０×１０ １８ atoms/cm ３ 以上８.０×１０ １８ atoms/cm ３ 以下とするのが望ましい。また、抵抗素子領域１３の表面不純物濃度を１.０×１０ １９ atoms/cm ３ 以上５.０×１０ １９ atoms/cm ３ 以下とするのが望ましい。

Abstract translation: 在n型半导体衬底（15）上，通过离子注入形成p型扩散层（12），在扩散层（12）的表面层上，n型电阻元件区域（13）为 通过离子注入形成。 为了具有小的半导体电阻元件的温度系数（扩散电阻）并且降低电阻值变化，扩散层（12）的表面杂质浓度优选为1.0×10 18原子/ cm 3以上但不是 大于8.0×10 18 atm / cm 3，电阻元件区域（13）的表面杂质浓度优选为1.0×10 19原子/ cm 3以上但不大于5.0×10 19 >原子/厘米<3>。

公开(公告)号：WO1995002898A1

公开(公告)日：1995-01-26

申请号：PCT/US1994007682

申请日：1994-07-08

Applicant: NATIONAL SEMICONDUCTOR CORPORATION

Inventor： NATIONAL SEMICONDUCTOR CORPORATION ,  REDFORD, Mark

IPC: H01L21/331

CPC classification number: H01L29/66166 ,  H01L21/2652 ,  H01L21/761 ,  H01L29/66181 ,  H01L29/6625 ,  H01L29/66257 ,  H01L29/66272

Abstract: A fabrication process for bipolar transistors having arsenic emitters which include masking an epitaxial layer so as to provide windows for defining a collector contact region, a base region and an isolation region. Phosphorus ions are introduced into the epitaxial layer through the window defining the collector contact region; and boron ions are introduced into the epitaxial layer through the windows defining the base region and the isolation region. The epitaxial layer is also masked to provide a window defining an emitter region within the base region and windows for ohmic connections to the base region, the collector contact region and the isolation region. Arsenic ions are then introduced into the epitaxial layer through the window defining the emitter region; and electrical connections are provided to the emitter region, the base region, the collector region and the isolation region through the windows for ohmic connections.

Abstract translation: 一种用于具有砷发射器的双极晶体管的制造方法，其包括掩蔽外延层，以便提供用于限定集电极接触区域，基极区域和隔离区域的窗口。 通过限定集电极接触区域的窗口将磷离子引入外延层; 并且通过限定基极区域和隔离区域的窗口将硼离子引入到外延层中。 外延层也被掩蔽以提供限定基极区域内的发射极区域的窗口和用于与基极区域，集电极接触区域和隔离区域的欧姆连接的窗口。 然后通过限定发射极区域的窗口将砷离子引入外延层; 并且通过用于欧姆连接的窗口将电连接提供给发射极区域，基极区域，集电极区域和隔离区域。

公开(公告)号：WO2017099792A1

公开(公告)日：2017-06-15

申请号：PCT/US2015/065217

申请日：2015-12-11

Applicant: INTEL CORPORATION

Inventor： PHOA, Kinyip ,  LIN, Jui-Yen ,  NIDHI, Nidhi ,  JAN, Chia-Hong

IPC: H01L27/02 ,  H01L21/77

CPC classification number: H01L21/77 ,  H01L28/20 ,  H01L29/66166 ,  H01L29/8605

Abstract: Metal-oxide-polysilicon tunable resistors and methods of fabricating metal-oxide-polysilicon tunable resistors are described. In an example, a tunable resistor includes a polysilicon resistor structure disposed above a substrate. A gate oxide layer is disposed on the polysilicon resistor structure. A metal gate layer is disposed on the gate oxide layer.

Abstract translation: 描述了金属氧化物 - 多晶硅可调电阻器和制造金属氧化物 - 多晶硅可调电阻器的方法。 在一个示例中，可调电阻器包括设置在衬底上方的多晶硅电阻器结构。 栅极氧化物层设置在多晶硅电阻器结构上。 金属栅极层设置在栅极氧化层上。

公开(公告)号：WO2016010515A1

公开(公告)日：2016-01-21

申请号：PCT/US2014/046525

申请日：2014-07-14

Applicant: INTEL CORPORATION

Inventor： HAFEZ, Walid M. ,  JAN, Chia-Hong

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/0649 ,  H01L27/098 ,  H01L29/0657 ,  H01L29/404 ,  H01L29/66166 ,  H01L29/66803 ,  H01L29/66901 ,  H01L29/808 ,  H01L29/8605

Abstract: A solid source-diffused junction is described for fin-based electronics. In one example, a fin is formed on a substrate. A glass of a first dopant type is deposited over the substrate and over a lower portion of the fin. A glass of a second dopant type is deposited over the substrate and the fin. The glass is annealed to drive the dopants into the fin and the substrate. The glass is removed and a first and a second contact are formed over the fin without contacting the lower portion of the fin.

Abstract translation: 对于基于鳍的电子器件描述了固体源极扩散结。 在一个示例中，在基板上形成翅片。 第一掺杂剂类型的玻璃沉积在衬底上并且在鳍的下部上方。 在衬底和鳍上沉积一层第二掺杂剂类型。 将玻璃退火以将掺杂剂驱动到翅片和基底中。 去除玻璃并且在翅片之上形成第一和第二接触件，而不接触翅片的下部。

公开(公告)号：WO2015183964A1

公开(公告)日：2015-12-03

申请号：PCT/US2015/032690

申请日：2015-05-27

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： HEINRICH-BARNA, Stephen, Keith ,  VERRET, Douglas, P. ,  TSAO, Alwin, J.

IPC: H01L27/04 ,  H01C1/028

CPC classification number: H01L28/20 ,  H01L21/26513 ,  H01L21/31053 ,  H01L21/324 ,  H01L21/76224 ,  H01L21/823418 ,  H01L27/0802 ,  H01L29/0649 ,  H01L29/66166 ,  H01L29/8605

Abstract: In described examples, an integrated circuit (100) containing a well resistor (110) has STI field oxide (108) and resistor dummy active areas (118) in the well resistor (110). STI trenches are etched and filled with trench fill dielectric material. The trench fill dielectric material is removed from over the active areas (118) by a CMP process, leaving STI field oxide (108) in the STI trenches. Subsequently, dopants are implanted into a substrate (102) in the well resistor area to form the well resistor (110).

Abstract translation: 在所述实施例中，包含阱电阻器（110）的集成电路（100）在阱电阻器（110）中具有STI场氧化物（108）和电阻器虚设有源区（118）。 STI沟槽被蚀刻并填充沟槽填充电介质材料。 沟槽填充介电材料通过CMP工艺从有源区域（118）上去除，在STI沟槽中留下STI场氧化物（108）。 随后，将掺杂剂注入到阱电阻器区域中的衬底（102）中以形成阱电阻器（110）。

公开(公告)号：WO00007237A1

公开(公告)日：2000-02-10

申请号：PCT/US1999/002449

申请日：1999-02-05

IPC: H01L21/28 ,  H01L21/329 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/423 ,  H01L29/49 ,  H01L29/51 ,  H01L29/8605 ,  H01L21/3205

CPC classification number: H01L29/517 ,  H01L21/28167 ,  H01L21/82345 ,  H01L27/0629 ,  H01L27/088 ,  H01L29/4966 ,  H01L29/66166 ,  H01L29/66621 ,  H01L29/78 ,  H01L29/8605

Abstract: A transistor (10) and a method of making the same are provided. The transistor (10) includes a substrate (12) and an insulating layer (46) on the substrate (12) that has an opening therein (62) extending at least to the substrate (12). A gate electrode (16) is positioned in the opening (62). A first source/drain region (24) and a second source/drain region (26) are positioned in spaced-apart relation in the substrate (12). A metal oxide gate dielectric layer (14) in positioned between the gate electrode (16) and the substrate (12). The gate electrode (16) may be composed of a high temperature resistant material, such as tungsten. The gate dielectric layer (14) may be composed of a high K material with a thin equivalent thickness of oxide, such as TiO2.

Abstract translation: 提供了一种晶体管（10）及其制造方法。 晶体管（10）包括在基板（12）上具有至少延伸到基板（12）的开口（62）中的基板（12）和绝缘层（46）。 栅电极（16）位于开口（62）中。 第一源极/漏极区域（24）和第二源极/漏极区域（26）在衬底（12）中以间隔开的关系定位。 位于栅电极（16）和基板（12）之间的金属氧化物栅介电层（14）。 栅电极（16）可以由诸如钨的耐高温材料构成。 栅极电介质层（14）可以由具有相当厚度的氧化物如TiO 2的高K材料构成。