-
公开(公告)号：CN100399541C
公开(公告)日：2008-07-02
申请号：CN200510002925.0
申请日：2005-01-26
申请人： 株式会社东芝
IPC分类号： H01L21/768 , H01L21/28 , H01L21/00
CPC分类号： H01L21/76846 , H01L21/76864 , H01L21/76873 , H01L21/76874 , H01L21/76877 , H01L23/5226 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要： 本发明提供一种半导体器件的制造方法，其可以改善带有阻挡金属膜的Cu膜的可靠性以及电气特性等，同时，可以高效并容易地制造提高了可靠性以及电气特性等的半导体器件。在形成于基板(1)上的凹部(5)内，依次地叠层设置第1阻挡金属膜(6)、第2阻挡金属膜(7)和第3阻挡金属膜(8)。各阻挡金属膜(6)、(7)、(8)分别包含属于4-A族、5-A族和6-A族中任一族的至少一种金属元素。第2阻挡金属膜(7)通过CVD法和ALD法中至少一方的方法形成。在不朝大气开放的状态下在第3阻挡金属膜(8)上设置Cu膜(9)、(10)而埋入凹部(5)。
-
公开(公告)号：CN1649125A
公开(公告)日：2005-08-03
申请号：CN200510002925.0
申请日：2005-01-26
申请人： 株式会社东芝
IPC分类号： H01L21/768 , H01L21/28 , H01L21/00
CPC分类号： H01L21/76846 , H01L21/76864 , H01L21/76873 , H01L21/76874 , H01L21/76877 , H01L23/5226 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要： 本发明提供一种半导体器件的制造方法，其可以改善带有阻挡金属膜的Cu膜的可靠性以及电气特性等，同时，可以高效并容易地制造提高了可靠性以及电气特性等的半导体器件。在形成于基板(1)上的凹部(5)内，依次地叠层设置第1阻挡金属膜(6)、第2阻挡金属膜(7)和第3阻挡金属膜(8)。各阻挡金属膜(6)、(7)、(8)分别包含属于4－A族、5－A族和6－A族中任一族的至少一种金属元素。第2阻挡金属膜(7)通过CVD法和ALD法中至少一方的方法形成。在不朝大气开放的状态下在第3阻挡金属膜(8)上设置Cu膜(9)、(10)而埋入凹部(5)。
-
公开(公告)号：CN100477158C
公开(公告)日：2009-04-08
申请号：CN200610073921.6
申请日：2006-01-23
申请人： 株式会社东芝
IPC分类号： H01L21/768 , H01L21/28 , H01L21/3205
CPC分类号： H01L21/31616 , C23C16/045 , C23C16/45536 , C23C16/482 , H01L21/02178 , H01L21/02186 , H01L21/02244 , H01L21/02255 , H01L21/28556 , H01L21/28562 , H01L21/67109 , H01L21/67748 , H01L21/6831 , H01L21/68742 , H01L21/68764 , H01L21/68771 , H01L21/76807 , H01L21/76814 , H01L21/76828 , H01L21/76831 , H01L21/76835 , H01L21/76843 , H01L21/76846 , H01L21/76855 , H01L21/76858 , H01L21/76864 , H01L21/76873 , H01L21/76874 , H01L23/5222 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。
-
公开(公告)号：CN1234606A
公开(公告)日：1999-11-10
申请号：CN99107621.4
申请日：1999-04-21
发明人： 达里尔·里斯秦诺 , 杨智华 , 汉斯·W·波耶茨伯格 , 坚田富夫 , 青地英明
IPC分类号： H01L21/3205 , H01L21/768 , H01L21/283 , C23C14/34
CPC分类号： C23C14/165 , H01L21/2855 , H01L21/76877
摘要： 一种薄膜溅射工艺,其中:首先在低温和低溅射功率下,在通孔的侧壁上淀积第一Al-Cu膜,然后在高温和高溅射功率下,在该第一Al－Cu膜上淀积第二Al－Cu膜,形成填充该通孔的金属互连层。溅射是在同一溅射室内的低温和高温的两个步骤内完成的。在低温和低溅射功率下的淀积在该通孔内形成良好覆盖,在高温和高溅射功率下的淀积减少了工艺时间。
-
公开(公告)号：CN1707772A
公开(公告)日：2005-12-14
申请号：CN200510074824.4
申请日：2005-06-03
申请人： 株式会社东芝
IPC分类号： H01L21/768 , H01L21/3205 , H01L21/00
摘要： 根据本发明的一个方面，提供了一种制造半导体器件的方法，所述方法包括：通过电镀方法在其表面中具有凹槽部分的衬底上形成第一金属膜，以将所述第一金属膜埋入所述凹槽部分的至少部分中；通过不同于所述电镀方法的膜沉积方法在所述第一金属膜上形成第二金属膜，所述第二金属膜包括作为主要成分的金属并包含杂质，所述金属是所述第一金属膜的主要成分，所述杂质的浓度低于所述第一金属膜中包含的杂质的浓度；热处理所述第一和第二金属膜；以及除去除了埋入所述凹槽中的部分之外的所述第一和第二金属膜。
-
公开(公告)号：CN1165991C
公开(公告)日：2004-09-08
申请号：CN00104393.5
申请日：2000-03-23
申请人： 株式会社东芝
IPC分类号： H01L23/52 , H01L21/768 , H01L21/283
CPC分类号： H01L21/76882 , H01L23/5226 , H01L23/53223 , H01L23/53233 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要： 不会增加电阻和降低抗EM能力及引起Al凝结的在高宽比高的连接孔内形成Al镶嵌布线的技术。通过形成覆盖连接孔及布线沟(凹部)的内表面的Nb衬膜6，利用溅射在Nb衬膜6上形成不填充凹部内部的第一Al膜7，使其表面吸附氧气8，边加热Si衬底1边在包含凹部的区域上形成第二Al膜而以第一及第二Al膜7填充凹部内部，最后利用CMP去除凹部外部剩余的第一及第二Al膜7。
-
公开(公告)号：CN101350340B
公开(公告)日：2013-09-18
申请号：CN200810125628.9
申请日：2006-01-23
申请人： 株式会社东芝
IPC分类号： H01L23/532 , H01L21/768 , H01L21/316 , H01L21/285
CPC分类号： H01L21/31616 , C23C16/045 , C23C16/45536 , C23C16/482 , H01L21/02178 , H01L21/02186 , H01L21/02244 , H01L21/02255 , H01L21/28556 , H01L21/28562 , H01L21/67109 , H01L21/67748 , H01L21/6831 , H01L21/68742 , H01L21/68764 , H01L21/68771 , H01L21/76807 , H01L21/76814 , H01L21/76828 , H01L21/76831 , H01L21/76835 , H01L21/76843 , H01L21/76846 , H01L21/76855 , H01L21/76858 , H01L21/76864 , H01L21/76873 , H01L21/76874 , H01L23/5222 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 本发明的发明名称是半导体器件的制造方法以及半导体器件，本发明提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件的制造方法以及半导体器件。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。
-
公开(公告)号：CN101350340A
公开(公告)日：2009-01-21
申请号：CN200810125628.9
申请日：2006-01-23
申请人： 株式会社东芝
IPC分类号： H01L23/532 , H01L21/768 , H01L21/316 , H01L21/285
CPC分类号： H01L21/31616 , C23C16/045 , C23C16/45536 , C23C16/482 , H01L21/02178 , H01L21/02186 , H01L21/02244 , H01L21/02255 , H01L21/28556 , H01L21/28562 , H01L21/67109 , H01L21/67748 , H01L21/6831 , H01L21/68742 , H01L21/68764 , H01L21/68771 , H01L21/76807 , H01L21/76814 , H01L21/76828 , H01L21/76831 , H01L21/76835 , H01L21/76843 , H01L21/76846 , H01L21/76855 , H01L21/76858 , H01L21/76864 , H01L21/76873 , H01L21/76874 , H01L23/5222 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 本发明的发明名称是半导体器件的制造方法以及半导体器件，本发明提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件的制造方法以及半导体器件。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。
-
公开(公告)号：CN100372098C
公开(公告)日：2008-02-27
申请号：CN200510074824.4
申请日：2005-06-03
申请人： 株式会社东芝
IPC分类号： H01L21/768 , H01L21/3205 , H01L21/00
摘要： 根据本发明的一个方面，提供了一种制造半导体器件的方法，所述方法包括：通过电镀方法在其表面中具有凹槽部分的衬底上形成第一金属膜，以将所述第一金属膜埋入所述凹槽部分的至少部分中；通过不同于所述电镀方法的膜沉积方法在所述第一金属膜上形成第二金属膜，所述第二金属膜包括作为主要成分的金属并包含杂质，所述金属是所述第一金属膜的主要成分，所述杂质的浓度低于所述第一金属膜中包含的杂质的浓度；热处理所述第一和第二金属膜；以及除去除了埋入所述凹槽中的部分之外的所述第一和第二金属膜。
-
公开(公告)号：CN1848407A
公开(公告)日：2006-10-18
申请号：CN200610073921.6
申请日：2006-01-23
申请人： 株式会社东芝
IPC分类号： H01L21/768 , H01L21/28 , H01L21/3205
CPC分类号： H01L21/31616 , C23C16/045 , C23C16/45536 , C23C16/482 , H01L21/02178 , H01L21/02186 , H01L21/02244 , H01L21/02255 , H01L21/28556 , H01L21/28562 , H01L21/67109 , H01L21/67748 , H01L21/6831 , H01L21/68742 , H01L21/68764 , H01L21/68771 , H01L21/76807 , H01L21/76814 , H01L21/76828 , H01L21/76831 , H01L21/76835 , H01L21/76843 , H01L21/76846 , H01L21/76855 , H01L21/76858 , H01L21/76864 , H01L21/76873 , H01L21/76874 , H01L23/5222 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.026 秒)
