公开(公告)号：CN101207127A

公开(公告)日：2008-06-25

申请号：CN200710193325.6

申请日：2007-12-03

申请人： 松下电器产业株式会社

发明人： 渡边慎治 ,  生驹大策 ,  山下恭司 ,  大谷一弘

IPC分类号： H01L27/092

CPC分类号： H01L27/0207 ,  H01L21/82385 ,  H01L21/823892 ,  H01L27/0922

摘要： 本发明的集成电路，包括：第一导电型的第一阱；在栅极长度方向延伸的阱边界中与第一阱相接的第二导电型的第二阱；具有设置在所述第一阱内的第二导电型的第一活性区的第一晶体管；设置在所述第一阱内，具有与第一活性区在栅极宽度方向的长度不同的第二导电型的第二活性区的第二晶体管。第一活性区的栅极宽度方向的中心位置以阱边界为基准，与第二活性区的栅极宽度方向的中心位置一致。从而提供了一种能高精度且高效率进行模拟的半导体集成电路。

公开(公告)号：CN100339963C

公开(公告)日：2007-09-26

申请号：CN200510005890.6

申请日：2005-01-27

申请人： 尔必达存储器株式会社

发明人： 小此木坚祐 ,  大汤静宪

IPC分类号： H01L21/336 ,  H01L21/265

CPC分类号： H01L27/10873 ,  H01L21/2253 ,  H01L21/2652 ,  H01L21/28061 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L27/10811 ,  H01L29/6656 ,  H01L29/6659

摘要： 一种制造半导体器件中的MOS晶体管的方法，包括下述步骤：通过利用多步骤注入和相关的多步骤热处理将掺杂剂注入到沟道层或源极/漏极区中，其中所述多步骤注入包括多个注入步骤，每个注入步骤以低于1×1013/cm2的剂量注入掺杂剂，多步骤注入的总剂量的范围在1×1013/cm2与3×1013/cm2之间。

公开(公告)号：CN1307691C

公开(公告)日：2007-03-28

申请号：CN03158590.6

申请日：2003-09-19

申请人： 飞索有限责任公司

发明人： 中村学 ,  南晴宏之 ,  世良贤太郎 ,  东雅彦 ,  宇津野五大 ,  高木英雄 ,  锻治田达也

IPC分类号： H01L21/31 ,  H01L21/324 ,  H01L21/283

CPC分类号： H01L21/02233 ,  H01J37/32192 ,  H01L21/02247 ,  H01L21/02252 ,  H01L21/3144 ,  H01L21/31654 ,  H01L21/823857 ,  H01L21/823892 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11573

摘要： 一种制造半导体器件的方法，包括步骤：在清洁半导体基底的表面之后，通过使用氧化程度比含盐酸溶剂更高的溶剂氧化所述半导体基底的表面，以形成第一绝缘膜；通过低温处理形成在其中包围所述第一绝缘膜的第二绝缘膜。这使得在湿式清洁处理过程和绝缘膜形成过程之间能够减少附着在氧化膜上的杂质。这使得在低温处理形成绝缘膜的过程中，形成包围氧化膜的栅极绝缘膜时，可以防止栅极绝缘膜的绝缘性能退化。

公开(公告)号：CN1291455C

公开(公告)日：2006-12-20

申请号：CN03104705.X

申请日：2003-02-25

申请人： 精工爱普生株式会社

发明人： 林正浩

IPC分类号： H01L21/265 ,  H01L21/324 ,  H01L21/82

CPC分类号： H01L21/823892 ,  H01L21/823857 ,  H01L27/0921

摘要： 本发明提供一种在同一个衬底上形成具有不同驱动电压的高压晶体管和低压晶体管的半导体装置的制造方法。该半导体装置的制造方法包括(a)在具有第一导电型的半导体衬底(10)的特定区域内，通过离子注入法注入具有第二导电型的第一杂质；(b)在半导体衬底(10)的表面形成氧化膜(18)，在不含氧气的环境中，利用热处理使第一杂质扩散以形成具有第二导电型的第一势阱(20)；以及(c)在第一势阱(20)的特定区域内，借助于氧化膜(18)，通过离子注入法注入具有第一导电型的第二杂质，利用热处理使第二杂质扩散以形成具有第一导电型的第二势阱。

公开(公告)号：CN1290178C

公开(公告)日：2006-12-13

申请号：CN03150607.0

申请日：2003-08-27

申请人： 上海宏力半导体制造有限公司

发明人： 高荣正

IPC分类号： H01L21/8238 ,  H01L21/762 ,  H01L21/265

CPC分类号： H01L29/66659 ,  H01L21/2652 ,  H01L21/823814 ,  H01L21/823892 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/7835

摘要： 本发明提供一种利用逆向离子植入方式形成高压互补式金属氧化物半导体的方法，其是将高压金属氧化物半导体(High Voltage CMOS)结构的掺杂井区及N型和P型漂移区以逆向(Retrograde)离子植入方式，于场氧化隔离结构形成后再以高电压离子植入方式形成此些掺杂区。本发明所形成的高压CMOS系具有更好电性特性，且耐崩溃电压更高，驱动电流亦更大，并使整体元件面积缩小许多。

公开(公告)号：CN1287454C

公开(公告)日：2006-11-29

申请号：CN03104707.6

申请日：2003-02-25

申请人： 精工爱普生株式会社

发明人： 林正浩

IPC分类号： H01L27/04 ,  H01L21/82

CPC分类号： H01L27/0928 ,  H01L21/823892

摘要： 本发明提供一种能够在同一个衬底上具有不同驱动电压的高压晶体管和低压晶体管的半导体装置及其制造方法。该半导体装置包括具有第一导电型的半导体衬底(10)；在半导体衬底上形成的具有第二导电型的第一势阱(20)；在第一势阱内形成的具有第一导电型的第二势阱(30)；在第一势阱内形成的具有第二导电型的第三势阱(40)；在第二势阱形成的具有第二导电型的低压晶体管(100NL)；在第三势阱形成的具有第一导电型的低压晶体管(200PL)；以及在第一势阱形成的具有第一导电型的高压晶体管(400PH)。第二势阱(30)及第三势阱(40)中的杂质浓度比第一势阱(20)中的杂质浓度高。

公开(公告)号：CN1855538A

公开(公告)日：2006-11-01

申请号：CN200510066874.8

申请日：2005-04-28

申请人： 崇贸科技股份有限公司

发明人： 黄志丰 ,  简铎欣 ,  林振宇 ,  杨大勇

IPC分类号： H01L29/78 ,  H01L21/76 ,  H01L21/336 ,  H01L21/8234

CPC分类号： H01L27/0928 ,  H01L21/823878 ,  H01L21/823892

摘要： 一种用于单片集成具有隔离结构的金属氧化物半导体(MOS)场效晶体管器件，其中PMOS场效晶体管包括：置于P型衬底内的第一N型阱，第一P型区域置于第一N型阱区内，P+型漏极区域置于第一P型区域内，P+型源极区域与N+型接点区域形成第一源极电极，第一N型阱将PMOS场效晶体管的P+型源极区域与N+型接点区域包围起来；NMOS场效晶体管包括：置于P型衬底内的第二N型阱，第二P型区域置于第二N型阱区内，N+型漏极区域置于第二N型阱内，N+型源极区域与P+型接点区域形成一第二源极电极，第二P型区域将NMOS场效晶体管的N+型源极区域与P+型接点区域包围起来，多个分离P型区域置于该P型衬底内提供晶体管间的隔离。

公开(公告)号：CN1841706A

公开(公告)日：2006-10-04

申请号：CN200610002412.4

申请日：2006-01-27

申请人： 冲电气工业株式会社

发明人： 本间俊广

IPC分类号： H01L21/8234

CPC分类号： H01L27/0928 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823892 ,  H01L27/0922 ,  H01L29/42368 ,  H01L29/6659 ,  H01L29/7833 ,  Y10S438/981

摘要： 课题：不使要求比较高的动作速度的低耐压MOS晶体管的动作特性低下、且改善高耐压MOS晶体管的耐压特性。解决方法：准备含有区分低耐压区域的有源区域、高耐压区域的形成栅电极(25)的区域下方的有源区域、高耐压区域的形成扩散区域(23n/23p)的一对有源区域的元件隔离绝缘膜(11)的半导体衬底(10)；形成在形成栅电极(25)的区域下方的有源区域以及与该有源区域相邻接的元件隔离绝缘膜(11)上具有开口的氮化硅膜(44)；热氧化从开口露出的半导体衬底(10)以及元件隔离绝缘膜(11)；去除氮化硅膜(44)；热氧化露出的半导体衬底(10)以形成栅极绝缘膜(14)；在栅极绝缘膜(14)以及(24)上形成栅电极(15、25)，并在半导体衬底(10)上形成一对高浓度扩散区域(13n/13p)以及扩散区域(23n/23p)。

公开(公告)号：CN1794450A

公开(公告)日：2006-06-28

申请号：CN200510098325.9

申请日：2005-09-07

申请人： 台湾积体电路制造股份有限公司

发明人： 宋自强 ,  黄志博 ,  叶任贤 ,  刘俊秀 ,  张启宣 ,  陈忠义

IPC分类号： H01L27/02 ,  H01L21/761

CPC分类号： H01L21/761 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/0928

摘要： 本发明是有关于一种自动掺杂使N井及N+埋藏层隔离的半导体元件，该半导体元件包括有复数个低电压N井区域偏压在不同的电位上，并藉由一共通N+埋藏层及至少一高电压N井区域与基材隔离。低电压N井区域经由一共通P+埋藏层与下方的共通N+埋藏层结合。此方法适用于形成半导体元件的基材，其包括了形成N+埋藏层在一负偏压P型半导体的一指定低电压区域，藉由植入P型杂质离子，例如铟，进入到P+埋藏层中，以形成P+埋藏层在N+埋藏层中，长出覆盖P+埋藏层的P型磊晶层，使P型杂质离子扩散进入到P型磊晶层，以致于P+埋藏层延伸进入到N+埋藏层。低电压P井区域也形成在P型磊晶层且连接到P+埋藏层。

公开(公告)号：CN1783459A

公开(公告)日：2006-06-07

申请号：CN200510125400.6

申请日：2005-11-14

申请人： 三洋电机株式会社

发明人： 北原明直

IPC分类号： H01L23/00 ,  H01L27/04 ,  H01L21/00

CPC分类号： H01L21/823878 ,  H01L21/823892 ,  H01L27/0921 ,  H01L27/0928 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明的半导体装置在与在三阱上形成的第三N型阱(18)的外围连接的区域上，将与第三阱的导电型相反的杂质导入形成第四P型阱(20)。此时，使导入的杂质浓度，比在形成第三N型阱(18)时所导入的杂质浓度低。这样通过形成第四P型阱(20)，由于提高了第三N型阱(18)和第四P型阱(20)之间的接点耐压，因此能够降低给半导体基板施加的基准电位。并且通过控制使基准电位变低从而能够抑制闩锁现象的产生。从而提供一种具有抑制闩锁现象产生的三阱构造的半导体装置。