公开(公告)号：CN1722436A

公开(公告)日：2006-01-18

申请号：CN200510086137.4

申请日：2005-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张启宣 ,  刘俊秀 ,  黄宗义 ,  陈忠义 ,  宋自强 ,  黄志博

IPC: H01L27/04 ,  H01L29/78 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/76232 ,  H01L21/82385 ,  H01L21/823857 ,  H01L29/0653 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/7391 ,  H01L29/7816

Abstract: 本发明是提供一种半导体装置，具体为一种内含高电压MOS的半导体装置以及其制造方法。该半导体装置是包括一基板，该基板上具有彼此分离的低电压装置区域与高电压装置区域。该半导体装置亦包括数个内含绝缘体的隔离区域，并且该等隔离区域当中至少一个是形成于该高电压区域内的其中一个阱内。该高电压区域内由主动区至隔离区域的过渡角是大于一预定角，在某些实施例中，是与垂直线的夹角大于40度。该等隔离区域可利用浅沟槽绝缘技术形成；该等隔离区域亦可利用硅局部氧化技术所形成的场氧化物来制造。

公开(公告)号：CN100452397C

公开(公告)日：2009-01-14

申请号：CN200510115964.1

申请日：2005-11-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家玮 ,  刘俊秀 ,  张启宣 ,  宋自强 ,  陈忠义 ,  叶任贤

IPC: H01L27/02 ,  H01L21/82 ,  H01L21/76

Abstract: 一种半导体结构与隔绝一第一电路和一第二电路的方法。该第一电路和该第二电路操作于不同的电压电平。该半导体结构包括有第一隔绝环、埋藏层和离子注入增强层。该第一隔绝环围绕第一和第二电路，设于半导体基底上。该埋藏层设于半导体基底中，连续地延展到该第一和第二电路所在区域之下。该埋藏层与第一隔绝环相接触，用以将该第一和第二电路与该半导体基底的背面偏压相隔离。该离子注入增强层介于该第一和第二电路的元件所在的阱区与该埋藏层之间。该离子注入增强层所具有的掺杂物的导电极性与该埋藏层所具有的掺杂物的导电极性相反，以防止该第一和第二电路其中之一与该埋藏层之间的电压差所导致的穿通效应。

公开(公告)号：CN100399580C

公开(公告)日：2008-07-02

申请号：CN200510124242.2

申请日：2005-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈忠义 ,  关欣 ,  陈枝城 ,  叶任贤 ,  张启宣 ,  刘俊秀 ,  宋自强 ,  刘家玮 ,  张介亭

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/314

CPC classification number: H01L29/7835 ,  H01L21/76829 ,  H01L21/76832 ,  H01L29/0653 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7836

Abstract: 本发明提供一种高电压晶体管元件及其制造方法，具体涉及一种用在高电压下的晶体管元件中的蚀刻停止层，该蚀刻停止层为一电阻率大于10Ω/cm的高电阻薄膜，当栅极电压超过5V时，可用来预防漏电流及改善崩溃电压。本发明的高电压元件的制造方法，可相容于低电压元件及中等电压元件的制程。

公开(公告)号：CN1964044A

公开(公告)日：2007-05-16

申请号：CN200510115964.1

申请日：2005-11-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家玮 ,  刘俊秀 ,  张启宣 ,  宋自强 ,  陈忠义 ,  叶任贤

IPC: H01L27/02 ,  H01L21/82 ,  H01L21/76

Abstract: 一种半导体结构与隔绝一第一电路和一第二电路的方法。该第一电路和该第二电路操作于不同的电压电平。该半导体结构包括有第一隔绝环、埋藏层和离子注入增强层。该第一隔绝环围绕第一和第二电路，设于半导体基底上。该埋藏层设于半导体基底中，连续地延展到该第一和第二电路所在区域之下。该埋藏层与第一隔绝环相接触，用以将该第一和第二电路与该半导体基底的背面偏压相隔离。该离子注入增强层介于该第一和第二电路的元件所在的阱区与该埋藏层之间。该离子注入增强层所具有的掺杂物的导电极性与该埋藏层所具有的掺杂物的导电极性相反，以防止该第一和第二电路其中之一与该埋藏层之间的电压差所导致的穿通效应。

公开(公告)号：CN100380663C

公开(公告)日：2008-04-09

申请号：CN200510098325.9

申请日：2005-09-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋自强 ,  黄志博 ,  叶任贤 ,  刘俊秀 ,  张启宣 ,  陈忠义

IPC: H01L27/02 ,  H01L21/761

CPC classification number: H01L21/761 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/0928

Abstract: 本发明是有关于一种自动掺杂使N阱及N+埋藏层隔离的半导体元件，该半导体元件包括有复数个低电压N阱区域偏压在不同的电位上，并藉由一共通N+埋藏层及至少一高电压N阱区域与基材隔离。低电压N阱区域经由一共通P+埋藏层与下方的共通N+埋藏层结合。此方法适用于形成半导体元件的基材，其包括了形成N+埋藏层在一负偏压P型半导体的一指定低电压区域，藉由植入P型杂质离子，例如铟，进入到P+埋藏层中，以形成P+埋藏层在N+埋藏层中，长出覆盖P+埋藏层的P型磊晶层，使P型杂质离子扩散进入到P型磊晶层，以致于P+埋藏层延伸进入到N+埋藏层。低电压P阱区域也形成在P型磊晶层且连接到P+埋藏层。

公开(公告)号：CN1797786A

公开(公告)日：2006-07-05

申请号：CN200510124242.2

申请日：2005-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈忠义 ,  关欣 ,  陈枝城 ,  叶任贤 ,  张启宣 ,  刘俊秀 ,  宋自强 ,  刘家玮 ,  张介亭

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/314

CPC classification number: H01L29/7835 ,  H01L21/76829 ,  H01L21/76832 ,  H01L29/0653 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7836

Abstract: 本发明提供一种半导体元件及其制造方法，具体涉及一种用在高电压下的晶体管元件中的蚀刻停止层，该蚀刻停止层为一电阻率大于10ohm－cm的高电阻薄膜，当栅极电压超过5V时，可用来预防漏电流及改善崩溃电压。本发明的高电压元件的制造方法，可相容于低电压元件及中等电压元件的制程。

公开(公告)号：CN1783493A

公开(公告)日：2006-06-07

申请号：CN200510105602.4

申请日：2005-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘俊秀 ,  张启宣 ,  宋自强 ,  陈忠义 ,  黄志博

IPC: H01L27/04 ,  H01L21/76

CPC classification number: H01L21/761 ,  H01L21/76232 ,  H01L27/088 ,  H01L27/0921

Abstract: 本发明是有关于一种隔离各种操作电压的集成电路的半导体结构，包括一隔离环位于半导体基材上，并环绕第一电路区与第二电路区。埋入隔离层连续地延伸穿过半导体基材中的第一电路区与第二电路区。埋入隔离层与隔离环交接，藉以将第一电路区及第二电路区与半导体基材的背面偏压隔离。经离子强化隔离层，将位于第一电路区的第一井及第二电路区的第二井与隔离环及埋入隔离层分开，藉以防止穿孔穿过第一与第二电路区的第一井及第二井与埋入隔离层之间。

公开(公告)号：CN100565878C

公开(公告)日：2009-12-02

申请号：CN200510086137.4

申请日：2005-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张启宣 ,  刘俊秀 ,  黄宗义 ,  陈忠义 ,  宋自强 ,  黄志博 ,  叶任贤

IPC: H01L27/04 ,  H01L29/78 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/76232 ,  H01L21/82385 ,  H01L21/823857 ,  H01L29/0653 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/7391 ,  H01L29/7816

Abstract: 本发明是提供一种半导体装置，具体为一种内含高电压MOS的半导体装置以及其制造方法。该半导体装置是包括一基板，该基板上具有彼此分离的低电压装置区域与高电压装置区域。该半导体装置亦包括数个内含绝缘体的隔离区域，并且该等隔离区域当中至少一个是形成于该高电压区域内的其中一个阱内。该高电压区域内由主动区至隔离区域的过渡角是大于一预定角，在某些实施例中，是与垂直线的夹角大于40度。该等隔离区域可利用浅沟槽绝缘技术形成；该等隔离区域亦可利用硅局部氧化技术所形成的场氧化物来制造。

公开(公告)号：CN100517756C

公开(公告)日：2009-07-22

申请号：CN200710108848.6

申请日：2007-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟于彰 ,  柳瑞兴 ,  林月秋 ,  许顺良 ,  张启宣 ,  夏德殷

IPC: H01L29/78

CPC classification number: H01L29/7834 ,  H01L29/0653 ,  H01L29/0692

Abstract: 本发明提供一种半导体结构。高压金属氧化物半导体装置用作该半导体结构，包括：第一高压阱区，形成于衬底上；第二高压阱区；具有与该第一及第二高压阱区相反导电类型的第三高压阱区，其中该高压P型阱区有至少一部分位于该第一高压N型阱区与该第二高压N型阱区之间；绝缘区，位于该第一高压N型阱区、该第二高压N型阱区、及该高压P型阱区中；栅极介电层，覆盖该第一高压N型阱区，并延伸至该第二高压N型阱区；栅极，形成于该栅极介电层上；以及遮蔽图案，与该栅极电性绝缘，覆盖该绝缘区。进一步地，该栅极与该遮蔽图案间具有小于0.4微米的间距。该遮蔽图案还耦接小于该栅极应力电压的电压。本发明能够消除热偏压应力测试所引起的漏电流。

公开(公告)号：CN101097958A

公开(公告)日：2008-01-02

申请号：CN200710108848.6

申请日：2007-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟于彰 ,  柳瑞兴 ,  林月秋 ,  许顺良 ,  张启宣 ,  夏德殷

IPC: H01L29/78

CPC classification number: H01L29/7834 ,  H01L29/0653 ,  H01L29/0692

Abstract: 本发明提供一种半导体结构。高压金属氧化物半导体装置用作该半导体结构，包括：第一高压阱区，形成于衬底上；第二高压阱区；具有与该第一及第二高压阱区相反导电类型的第三高压阱区，其中该高压P型阱区有至少一部分位于该第一高压N型阱区与该第二高压N型阱区之间；绝缘区，位于该第一高压N型阱区、该第二高压N型阱区、及该高压P型阱区中；栅极介电层，覆盖该第一高压N型阱区，并延伸至该第二高压N型阱区；栅极，形成于该栅极介电层上；以及遮蔽图案，与该栅极电性绝缘，覆盖该绝缘区。进一步地，该栅极与该遮蔽图案间具有小于0.4微米的间距。该遮蔽图案还耦接小于该栅极应力电压的电压。本发明能够消除热偏压应力测试所引起的漏电流。