公开(公告)号：CN112466879A

公开(公告)日：2021-03-09

申请号：CN202010922288.3

申请日：2020-09-04

申请人： 三星电子株式会社

发明人： 李炅奂 ,  金容锡 ,  金泰勋 ,  朴硕汉 ,  山田悟 ,  洪载昊

IPC分类号： H01L27/11563 ,  H01L27/1157 ,  H01L27/11578

摘要： 一种半导体装置包括：在衬底上的堆叠结构，该堆叠结构包括沿着第一方向堆叠的交替的栅电极和绝缘层；沿着第一方向穿过堆叠结构的竖直开口，该竖直开口包括沟道结构，该沟道结构具有在竖直开口的内侧壁上的半导体层以及在半导体层上的可变电阻材料，该可变电阻材料中的空位浓度沿其宽度变化以在更靠近沟道结构的中心而非更靠近半导体层处具有更高的浓度；以及在衬底上的杂质区域，该半导体层在沟道结构的底部接触该杂质区域。

公开(公告)号：CN112310083A

公开(公告)日：2021-02-02

申请号：CN202010697139.1

申请日：2020-07-20

申请人： 三星电子株式会社

发明人： 朴硕汉 ,  金容锡 ,  金熙中 ,  山田悟 ,  李炅奂 ,  弘载昊 ,  黄有商

IPC分类号： H01L27/11502 ,  H01L27/11514 ,  H01L27/11507

摘要： 提供了一种半导体装置。所述半导体装置包括：第一堆叠结构，包括在基底上交替地堆叠的多个第一绝缘图案和多个第一半导体图案，第一堆叠结构在平行于基底的上表面的第一方向上延伸；第一导电图案，位于第一堆叠结构的一个侧表面上，第一导电图案在与基底的上表面交叉的第二方向上延伸；以及第一铁电层，位于第一堆叠结构与第一导电图案之间，第一铁电层在第二方向上延伸，其中，第一半导体图案中的每个包括沿着第一方向顺序地布置的第一杂质区、第一沟道区和第二杂质区。

公开(公告)号：CN112133751A

公开(公告)日：2020-12-25

申请号：CN202010572227.9

申请日：2020-06-22

申请人： 三星电子株式会社

发明人： 洪载昊 ,  金容锡 ,  金炫哲 ,  朴硕汉 ,  山田悟 ,  李炅奂

IPC分类号： H01L29/78 ,  H01L27/108

摘要： 一种半导体器件包括：基板，包括凹陷；第一栅绝缘层，在该凹陷的下部侧壁和底部上，该第一栅绝缘层包括具有滞回特性的绝缘材料；第一栅电极，在该凹陷内且在第一栅绝缘层上；第二栅电极，在该凹陷中接触第一栅电极，该第二栅电极包括与第一栅电极的材料不同的材料；以及杂质区，在基板中且与该凹陷的侧壁相邻，杂质区的底部相对于基板的底部高于第二栅电极的底部。

公开(公告)号：CN112086462A

公开(公告)日：2020-12-15

申请号：CN202010406162.0

申请日：2020-05-14

申请人： 三星电子株式会社

发明人： 李炅奂 ,  金容锡 ,  金泰勋 ,  朴硕汉 ,  山田悟 ,  洪载昊

IPC分类号： H01L27/11568 ,  H01L27/11578 ,  H01L27/11582

摘要： 本发明提供了垂直半导体器件。该垂直半导体器件包括：在衬底上的沟道，该沟道在实质上垂直于衬底的上表面的第一方向上延伸；第一数据存储结构，接触沟道的第一侧壁；在沟道的第二侧壁上的第二数据存储结构；以及在第二数据存储结构的表面上的栅极图案，其中栅极图案在第一方向上彼此间隔开，并且栅极图案在实质上平行于衬底的上表面的第二方向上延伸。

公开(公告)号：CN109841630A

公开(公告)日：2019-06-04

申请号：CN201811284157.6

申请日：2018-10-29

申请人： 三星电子株式会社

发明人： 李基硕 ,  金俊秀 ,  金熙中 ,  金奉秀 ,  山田悟 ,  李圭弼 ,  韩成熙 ,  洪亨善 ,  黄有商

IPC分类号： H01L27/11526 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578

摘要： 一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。

公开(公告)号：CN107731907A

公开(公告)日：2018-02-23

申请号：CN201710605564.1

申请日：2017-07-24

申请人： 三星电子株式会社

发明人： 赵珉熙 ,  安佑松 ,  崔民洙 ,  山田悟 ,  金俊秀 ,  李盛三

IPC分类号： H01L29/423 ,  H01L29/78

CPC分类号： H01L27/10823 ,  H01L27/10814 ,  H01L27/10876 ,  H01L28/90 ,  H01L29/0649 ,  H01L29/4236 ,  H01L29/51 ,  H01L29/7831 ,  H01L29/42364

摘要： 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。

公开(公告)号：CN102315218B

公开(公告)日：2015-12-16

申请号：CN201110183551.2

申请日：2011-06-30

申请人： 三星电子株式会社

发明人： 蔡教锡 ,  山田悟 ,  韩相然 ,  崔荣振 ,  金煜济

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L29/41 ,  H01L23/528

CPC分类号： H01L27/088 ,  H01L23/535 ,  H01L27/0207 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/4933 ,  H01L29/7833

摘要： 本发明提供四晶体管布局、集成电路场效应晶体管和半导体器件。四晶体管布局可以包括定义有源区的隔离区，该有源区沿不同的第一方向和第二方向延伸。四个晶体管的公共源区从有源区的中心沿第一方向和第二方向两者延伸以定义有源区的在公共源区之外的四个象限。提供四个漏区，各个漏区在所述四个象限的相应一个中且与公共源区间隔开。最后，提供四个栅电极，各个栅电极在四个象限的相应一个中在公共源区与四个漏区中的相应一个之间。各个栅电极包括顶点以及第一延伸部分和第二延伸部分，该第一延伸部分从该顶点沿第一方向延伸，该第二延伸部分从该顶点沿第二方向延伸。

公开(公告)号：CN109390340B

公开(公告)日：2024-03-15

申请号：CN201810901544.3

申请日：2018-08-09

申请人： 三星电子株式会社

发明人： 金熙中 ,  赵珉熙 ,  金奉秀 ,  金俊秀 ,  山田悟 ,  李元锡 ,  黄有商

IPC分类号： H10B12/00

摘要： 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中，第二栅电极部分在一方向上比第一栅电极部分宽。而且，在一些实施方式中，第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。

公开(公告)号：CN108155188B

公开(公告)日：2023-04-07

申请号：CN201711245214.5

申请日：2017-11-30

申请人： 三星电子株式会社

发明人： 赵珉熙 ,  山田悟 ,  金俊秀 ,  朴洪来 ,  李元锡 ,  全南镐

IPC分类号： H10B12/00

摘要： 一种半导体存储器件，包括：具有有源区的衬底；延伸跨过所述有源区的字线；在所述字线之间的所述有源区上的位线，所述位线和所述有源区之间的位线节点接触部；以及在所述有源区的端部上的存储节点接触部，其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。

公开(公告)号：CN107731907B

公开(公告)日：2022-05-31

申请号：CN201710605564.1

申请日：2017-07-24

申请人： 三星电子株式会社

发明人： 赵珉熙 ,  安佑松 ,  崔民洙 ,  山田悟 ,  金俊秀 ,  李盛三

IPC分类号： H01L29/423 ,  H01L29/78

摘要： 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。