-
公开(公告)号：CN110783307A
公开(公告)日：2020-02-11
申请号：CN201910690002.0
申请日：2019-07-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种包含电源结构的集成电路包含位于覆盖基板的第一金属层之下的两个埋入电力轨、以及在覆盖第一金属层的第二金属层中的两个上部电力轨。两个上部电力轨垂直于两个埋入电力轨。集成电路包含具有功能电路的电力拾取单元。功能电路包含在第一金属层之下的导电区段以及第一金属层中的电力垫。电力垫经由第一通孔导电连接到一个上部电力轨。第一电力垫经由第二通孔导电连接到第一导电区段。第一导电区段经由第三通孔导电连接到一个埋入电力轨。
-
公开(公告)号：CN110729264A
公开(公告)日：2020-01-24
申请号：CN201910308673.6
申请日：2019-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/482 , H01L23/535 , H01L27/02
Abstract: 本发明的实施例提供了集成电路结构、布局图方法和系统。IC结构包括第一金属层中的第一多个金属区段，位于第一金属层上方的第二金属层中的第二多个金属区段，以及位于第二金属层上方的第三金属层中的第三多个金属区段。第一多个金属区段和第三多个金属区段中的金属区段在第一方向上延伸，以及第二多个金属区段的金属区段在与第一方向垂直的第二方向上延伸。第三多个金属区段的节距小于第二多个金属区段的节距。
-
公开(公告)号：CN108122901A
公开(公告)日：2018-06-05
申请号：CN201710669088.X
申请日：2017-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , H01L27/06
Abstract: 一种集成电路包括衬底以及形成于所述衬底上的第一组功能胞单元(functional cell unit)。每一所述功能胞单元包括具有不同阈值电压的一对功能单元以及位于其所述功能单元(functional cell)之间的填充单元(filler cell)。所述第一组功能胞单元中的所述功能胞单元的数目等于或大于第二组功能胞单元的数目，每一所述第二组功能胞单元包括具有不同阈值电压且彼此贴靠(abut)的一对功能单元。如此一来，能够减小所述集成电路的泄漏电流(leakage current)。
-
公开(公告)号：CN107026146A
公开(公告)日：2017-08-08
申请号：CN201610816528.5
申请日：2016-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/535 , H01L21/60
CPC classification number: H01L23/5286 , H01L21/76816 , H01L21/76892 , H01L23/5226 , H01L23/528 , H01L28/00 , H01L24/43 , H01L23/535 , H01L24/19
Abstract: 本发明涉及具有双电源轨结构的集成芯片。在一些实施例中，集成芯片具有第一金属互连层，该第一金属互连层具有在第一方向上延伸的下金属布线。第二金属互连层具有通过第一通孔层耦合至下金属布线并且在下金属布线上方在垂直于第一方向的第二方向上延伸的多个连接销。第三金属互连层具有在下金属布线和连接销上方在第一方向上延伸的上金属布线。上金属布线通过布置在第一通孔层上方的第二通孔层的方式耦合至连接销。将连接销连接至下金属布线和上金属布线减小了连接至连接销的电流密度，从而减小电迁移和/或IR问题。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN113594150B
公开(公告)日：2024-07-09
申请号：CN202110473484.1
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种IC封装件，包括：第一管芯，包括正面和背面，正面包括第一信号路由结构，背面包括第一配电结构；第二管芯，包括正面和背面，正面包括第二信号路由结构，背面包括第二配电结构。IC封装件包括第三配电结构，位于第一配电结构和第二配电结构之间，并且电连接至第一配电结构和第二配电结构中的每一个。本申请的实施例提供了IC封装件及其形成方法以及在IC封装件中分配电源的方法。
-
Patent Agency Ranking
公开(公告)号：CN118280997A
公开(公告)日：2024-07-02
申请号：CN202410267777.8
申请日：2024-03-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L23/528
Abstract: IC结构包括定位在半导体晶圆中的第一互补场效应晶体管(CFET)和第二CFET，第一和第二CFET的每个包括在第一方向上延伸的栅极结构、在垂直于第一方向的第二方向上延伸穿过栅极结构的n型沟道，以及在第二方向上延伸穿过栅极结构并且在垂直于第一方向和第二方向的每个的第三方向上与n型沟道对准的p型沟道。金属线在第一方向上延伸，在第三方向上与第一和第二CFET的每个对准，并且配置为将电源电压或参考电压分布到第一和第二CFET的每个。金属线是沿着第三方向最靠近第一和第二CFET的每个并且在第一方向上延伸的金属线。本公开实施例还涉及制造集成电路结构的方法和生成集成电路布局图的方法。
-
公开(公告)号：CN108122901B
公开(公告)日：2022-10-28
申请号：CN201710669088.X
申请日：2017-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , H01L27/06
Abstract: 一种集成电路包括衬底以及形成于所述衬底上的第一组功能胞单元(functional cell unit)。每一所述功能胞单元包括具有不同阈值电压的一对功能单元以及位于其所述功能单元(functional cell)之间的填充单元(filler cell)。所述第一组功能胞单元中的所述功能胞单元的数目等于或大于第二组功能胞单元的数目，每一所述第二组功能胞单元包括具有不同阈值电压且彼此贴靠(abut)的一对功能单元。如此一来，能够减小所述集成电路的泄漏电流(leakage current)。
-
公开(公告)号：CN114975273A
公开(公告)日：2022-08-30
申请号：CN202110783295.4
申请日：2021-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种集成电路及其制造方法及用于集成电路的传输栅极，制造集成电路的方法包括以下步骤。在绝缘光罩中蚀刻开口，以曝露集成电路背面上的第一虚拟触点。将导电材料沉积至开口，该导电材料接触第一虚拟触点的侧壁。使导电材料凹陷，以曝露第一虚拟触点的末端。方法亦包括以下步骤。在开口中的导电材料上方沉积绝缘材料。自绝缘光罩移除第一虚拟触点以形成第一触点开口。在第一触点开口中形成第一导电触点，该第一导电触点电性连接至导电材料。
-
公开(公告)号：CN114883297A
公开(公告)日：2022-08-09
申请号：CN202210378192.4
申请日：2022-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L27/118
Abstract: 本发明实施例提供半导体器件、半导体单元结构及其形成方法。阐述用于在半导体器件中对数据信号进行背侧路由的装置及方法。在一个实例中，所阐述的半导体单元结构包括：虚设器件区，位于半导体单元结构的前侧处；金属层，包括位于半导体单元结构的背侧处的多条金属线；介电层，形成在虚设器件区与金属层之间；内部金属，设置在介电层内；至少一个第一通孔，被形成为穿过介电层且将内部金属电连接到背侧处的所述多条金属线；以及至少一个第二通孔，形成在介电层中且在实体上耦合在内部金属与前侧处的虚设器件区之间。
-
公开(公告)号：CN110970434B
公开(公告)日：2022-06-07
申请号：CN201910921894.0
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/423 , H01L27/02 , H01L21/8238
Abstract: 半导体结构包括第一导电段、第二导电段、第三导电段、第四导电段和第一栅极。第一导电段和第二导电段位于第一导电层中并且被配置为第一类型的第一晶体管的第一端子和第二端子。第三导电段和第四导电段位于第二导电层中，该第二导电层堆叠在第一导电层上方并且被配置为第二类型的第二晶体管的第一端子和第二端子。第一栅极在第一方向上布置在第一导电段和第三导电段与第二导电段和第四导电段之间。该栅极被配置为第一晶体管的控制端子和第二晶体管的控制端子，第一导电段沿第一方向与第三导电段偏移，并且第二导电段沿第一方向与第四导电段偏移。本发明的实施例还涉及半导体器件和生成IC布局图的方法。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.037 seconds)
