用于制程监控的电路组件结构

    公开(公告)号:CN102832202A

    公开(公告)日:2012-12-19

    申请号:CN201110186548.6

    申请日:2011-06-30

    Abstract: 一种用于制程监控的电路组件结构,特别是应用于先进的集成电路制程中用于集成电路测试及制程监控的电路组件结构,相较于现有的电路组件结构,本发明的用于制程监控的电路组件结构包括多个孔链、浮动金属层、及弧形连接部,能够于交流或射频测试过程中显著降低尖端放电及射频耦合或串音效应,同时避免孔链之间存在过大的边缘寄生电容Cp,以避免发生对通孔电阻值的评估错误,进一步提升整体集成电路制程及测试的可靠度。

    用于制程监控的电路组件结构

    公开(公告)号:CN102832202B

    公开(公告)日:2016-02-24

    申请号:CN201110186548.6

    申请日:2011-06-30

    Abstract: 一种用于制程监控的电路组件结构,特别是应用于先进的集成电路制程中用于集成电路测试及制程监控的电路组件结构,相较于现有的电路组件结构,本发明的用于制程监控的电路组件结构包括多个孔链、浮动金属层、及弧形连接部,能够于交流或射频测试过程中显著降低尖端放电及射频耦合或串音效应,同时避免孔链之间存在过大的边缘寄生电容Cp,以避免发生对通孔电阻值的评估错误,进一步提升整体集成电路制程及测试的可靠度。

    打线结构
    15.
    发明公开

    公开(公告)号:CN104143541A

    公开(公告)日:2014-11-12

    申请号:CN201310181328.3

    申请日:2013-05-16

    CPC classification number: H01L2224/05554 H01L2224/4813

    Abstract: 一种打线结构,其包括:相邻的第一焊垫与第二焊垫;相邻的第一接垫与第二接垫,通过将第一焊线跨越第二焊线,并将第四焊线跨越第三焊线(或将第三焊线跨越第四焊线),且使第一焊线的后端部的夹角大于该第二焊线的后端部的夹角,该第四焊线的后端部的夹角大于该第三焊线的后端部的夹角(或第三焊线的后端部的夹角大于该第四焊线的后端部的夹角)。由此,本发明能降低各焊线的电性信号彼此之间的噪声干扰,以减少插入损失、近端串音及远程串音,进而提升该打线结构的运作效能。

    对称式差动电感结构
    17.
    发明公开

    公开(公告)号:CN102800645A

    公开(公告)日:2012-11-28

    申请号:CN201110148749.7

    申请日:2011-05-27

    CPC classification number: H01L23/5227 H01F19/04 H01L2924/0002 H01L2924/00

    Abstract: 一种对称式差动电感结构,包括第一螺旋导线、第二螺旋导线、第三螺旋导线及第四螺旋导线,分别对称设于一基板的四个象限区,该对称式差动电感结构还包括连接该第一螺旋导线及第四螺旋导线的第五导线以及连接该第二螺旋导线及第三螺旋的第六导线。由于第一与第二螺旋导线相互对称设置且未彼此交叠,且第三与第四螺旋导线也相互对称设置且未彼此交叠,故可达成几何学上的完全对称形态,因而无需额外形成占据较大面积的导线,进而提升产品利润与良率。

    非对称式差动电感
    18.
    发明公开

    公开(公告)号:CN102800459A

    公开(公告)日:2012-11-28

    申请号:CN201110154382.X

    申请日:2011-06-02

    CPC classification number: H01F17/0006 H01F19/00

    Abstract: 一种非对称式差动电感,其形成于具有第一输入点、第二输入点、接地点及中央导线的基板,且中央导线具有与接地点连接的中央接点及远离该接地点的中央端点,该差动电感包括:以跨越该中央导线的形式螺旋形成于该基板上的第一导线,并具有与该第一输入点连接的第一接点及与该中央端点连接的第一端点;以及以跨越该中央导线及与该第一导线交错的形式螺旋形成于该基板上的第二导线,并具有与该第二输入点连接的第二接点及与该中央端点连接的第二端点,其中,位于该中央导线左右两侧的该第二导线的部份线段与相对该第一导线右左两侧的部份线段彼此不对称,以节省基板空间,利于电路布局。

    测试装置及测试方法
    20.
    发明公开

    公开(公告)号:CN103487607A

    公开(公告)日:2014-01-01

    申请号:CN201210202080.X

    申请日:2012-06-15

    CPC classification number: G01R1/0408 G01R31/2831 G01R31/2886

    Abstract: 一种测试装置及测试方法,该测试装置包括:具有上、下表面的座体、以及形成于该座体的多条线路,各该线路的两端均位于该上表面上,以形成回转式的导电途径。当进行测试时,置放一待测组件于该座体的上表面处,探针仅需设于该座体的上表面上即可探测到该待测组件上、下侧的电性接点,而无须同时另外将一部分探针设置于该座体的中央下表面处以形成双面针测电路回路,所以可简化测试步骤及防止该待测组件因针测挤压而破损。

Patent Agency Ranking