公开(公告)号：CN101325213B

公开(公告)日：2012-07-11

申请号：CN200810110172.9

申请日：2008-06-13

Applicant: 三星电子株式会社

Inventor： 安承彦 ,  李明宰 ,  金锡必 ,  朴永洙

IPC: H01L27/24 ,  H01L21/82 ,  G11C11/56

Abstract: 本发明提供了存储装置及其制造方法和存储器阵列及其制造方法。在存储装置中，存储开关结构形成在第一电极和第二电极之间。存储开关结构包括存储电阻器和开关结构。开关结构控制提供到存储电阻器的电流。存储电阻器的存储区域和开关结构的开关区域彼此不同。

公开(公告)号：CN101207136B

公开(公告)日：2010-12-22

申请号：CN200710199197.6

申请日：2007-12-20

Applicant: 三星电子株式会社

Inventor： 玄在雄 ,  朴奎灿 ,  朴允童 ,  金元柱 ,  陈暎究 ,  金锡必 ,  赵庆来 ,  李政勋 ,  宋承桓

IPC: H01L27/115 ,  H01L23/522 ,  G11C16/10 ,  G11C16/26 ,  G11C16/14

CPC classification number: H01L27/115 ,  B82Y10/00 ,  G11C16/0483 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11568 ,  H01L27/1203

Abstract: 本发明提供了一种高度集成的非易失性存储器装置和一种操作该非易失性存储器装置的方法。该非易失性存储器装置包括半导体层。多个上控制栅电极布置在半导体层的上方。多个下控制栅电极布置在半导体层的下方，多个上控制栅电极和多个下控制栅电极交替地设置。多个上电荷存储层置于半导体层和上控制栅电极之间。多个下电荷存储层置于半导体层和下控制栅电极之间。

公开(公告)号：CN1988177B

公开(公告)日：2010-09-29

申请号：CN200610101153.0

申请日：2006-07-05

Applicant: 三星电子株式会社

Inventor： 金锡必 ,  玄在雄 ,  朴允童 ,  金元柱 ,  朴东健 ,  李忠浩

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/42392 ,  H01L29/66795

Abstract: 本发明提供一种具有GAA结构的Fin-FET，其能够利用鳍周围的整个区域作为沟道区。该具有GAA结构的Fin-FET包括具有体、一对支承柱和鳍的半导体衬底。该支承柱对从所述体向上突出，鳍与所述体间隔开并且具有连接到所述支承柱对并被其支承的两端。栅极电极完全围绕所述半导体衬底的所述鳍的至少一部分并与所述半导体衬底绝缘。栅极绝缘层置于所述栅极电极和所述半导体衬底的所述鳍之间。

公开(公告)号：CN101800224A

公开(公告)日：2010-08-11

申请号：CN201010114049.1

申请日：2010-02-09

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  金锡必 ,  朴允童

IPC: H01L27/115

CPC classification number: H01L27/11565 ,  G11C16/0408 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 本发明提供了一种包括垂直NAND沟道的非易失性存储器装置，所述非易失性存储器装置可包括多个直接相邻的偏移的垂直NAND沟道，所述直接相邻的偏移的垂直NAND沟道电结合到所述非易失性存储器装置的单一的上选择栅极线或单一的下选择栅极线。

公开(公告)号：CN101626023A

公开(公告)日：2010-01-13

申请号：CN200910140052.8

申请日：2009-07-10

Applicant: 三星电子株式会社

Inventor： 金锡必 ,  朴允童 ,  具俊谟 ,  尹泰应

IPC: H01L27/115 ,  H01L29/423 ,  H01L21/8247

CPC classification number: H01L27/11556 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/11578

Abstract: 本发明提供了一种非易失性存储器及其制造方法，该非易失性存储器包括：第一半导体层，沿第一方向延伸；第二半导体层，平行于第一半导体层延伸并与第一半导体层分隔开；隔离层，在第一半导体层与第二半导体层之间；第一控制栅极电极，在第一半导体层与隔离层之间；第二控制栅极电极，在第二半导体层与隔离层之间，其中第二控制栅极电极和第一控制栅极电极分别设置在隔离层的相反侧；第一电荷存储层，在第一控制栅极电极与第一半导体层之间；以及第二电荷存储层，在第二控制栅极电极与第二半导体层之间。

公开(公告)号：CN101369584A

公开(公告)日：2009-02-18

申请号：CN200810134077.2

申请日：2008-07-24

Applicant: 三星电子株式会社

Inventor： 具俊谟 ,  金锡必 ,  陈暎究 ,  金元柱 ,  柳寅儆 ,  朴允童

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66825 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7881

Abstract: 本发明提供一种非易失性存储装置以及一种制造所述非易失性存储装置的方法，所述非易失性存储装置可具有较高的集成密度、改善的或最佳的结构和/或降低或最小化相邻的单元之间的干扰，并且不使用SOI基底。所述非易失性存储装置可包括：半导体基底，包括主体和从主体突出的一对翅片；埋入绝缘层，填充在所述一对翅片之间；一对浮置栅电极，在所述一对翅片的外表面上并且其高度比所述一对翅片的高度高；控制栅电极，在所述一对浮置栅电极上。

公开(公告)号：CN101320755A

公开(公告)日：2008-12-10

申请号：CN200810086763.7

申请日：2008-03-20

Applicant: 三星电子株式会社

Inventor： 陈暎究 ,  洪起夏 ,  朴允童 ,  申在光 ,  金锡必

IPC: H01L29/788 ,  H01L29/423 ,  H01L27/115 ,  G11C16/10 ,  G11C16/14

CPC classification number: G11C16/0416 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/0673 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: 示例性实施例公开了非易失性存储装置及其操作方法。所述非易失性存储装置具有优良的操作性能并可以被制成高度集成的结构。示例性实施例的非易失性存储装置的包括：基底电极；半导体沟道层，在基底电极上；浮置栅电极，在基底电极上，其中，浮置栅电极的一部分面对半导体沟道层；控制栅电极，在浮置栅电极上，其中，在其间发生电荷隧穿的浮置栅电极的一部分和基底电极之间的距离小于半导体沟道层和基底电极之间的距离。

公开(公告)号：CN101290799A

公开(公告)日：2008-10-22

申请号：CN200810092453.6

申请日：2008-04-11

Applicant: 三星电子株式会社

Inventor： 金元柱 ,  朴允童 ,  李承勋 ,  金锡必 ,  玄在雄 ,  成政宪 ,  李太熙

IPC: G11C16/02 ,  H01L27/115 ,  H01L23/522 ,  G11C16/26

CPC classification number: H01L27/11521 ,  G11C16/0483 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11565 ,  H01L27/11568

Abstract: 本发明提供了一种非易失性存储装置及其操作方法。该非易失性存储装置包括以NAND串设置在半导体基底上的存储晶体管。串选择晶体管设置在NAND串的第一端，接地选择晶体管设置在NAND串的第二端。位线在串选择晶体管的外部电连接到半导体基底，并连接到接地选择晶体管的栅电极。

公开(公告)号：CN101232025A

公开(公告)日：2008-07-30

申请号：CN200810003982.4

申请日：2008-01-23

Applicant: 三星电子株式会社

Inventor： 金元柱 ,  朴允童 ,  具俊谟 ,  金锡必 ,  李太熙

IPC: H01L27/115 ,  H01L29/423 ,  G11C16/10

CPC classification number: H01L29/7881 ,  G11C16/3418 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/42336 ,  H01L29/66825

Abstract: 本发明公开了一种非易失性存储装置及其操作方法，示例实施例的非易失性存储装置能够具有提高的集成度和可靠性。示例实施例的非易失性存储装置可包括：第一控制栅极，在半导体基底上；第一电荷存储层，可位于半导体基底和第一控制栅极之间；源区，可限定在位于第一控制栅极的一侧的半导体基底中；第一辅助栅极，可位于第一控制栅极的另一侧，并可凹陷到半导体基底中第一漏区，可限定在位于第一辅助栅极的与第一控制栅极相对的一侧的半导体基底中；位线，可连接到第一漏区。

公开(公告)号：CN101009287A

公开(公告)日：2007-08-01

申请号：CN200610163183.4

申请日：2006-11-29

Applicant: 三星电子株式会社

Inventor： 金元柱 ,  朴允童 ,  玄在雄 ,  金锡必 ,  李政勋

IPC: H01L27/115 ,  H01L23/522 ,  G11C11/56 ,  G11C16/02 ,  G11C16/06 ,  G11C16/10 ,  G11C16/26

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 提供了一种具有低触点电阻的NAND型非易失存储器件，及操作该器件的方法。该NAND型非易失存储器件包括：第一串与第二串，其每个的一端分别连接到公共位线与公共源线。第一串与第二串每个都具有串行连接的串选择晶体管、多个单位器件、以及源选择晶体管。字线分别连接到同一行的单位器件的控制栅极。第一串选择线与第二串选择线分别连接到第一串与第二串的串选择晶体管的栅极。第一源选择线与第二源选择线分别连接到第一串与第二串的源选择晶体管的栅极。