公开(公告)号：CN108231601B

公开(公告)日：2022-11-11

申请号：CN201710940635.3

申请日：2017-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  苏安治 ,  吴集锡 ,  叶德强 ,  陈宪伟 ,  陈威宇

IPC: H01L21/50 ,  H01L21/56

Abstract: 一种半导体装置及其形成方法包括：在载体上的第一半导体管芯及第一虚拟管芯、在载体上的第一模塑化合物层以及在第一模塑化合物层上的第一内连结构。第一半导体管芯的厚度大于第一虚拟管芯的厚度。第一模塑化合物层沿第一半导体管芯的侧壁及第一虚拟管芯的侧壁延伸。第一内连结构包括第一金属特征，第一金属特征电耦合到第一半导体管芯，且第一模塑化合物层形成在第一虚拟管芯与第一金属特征之间。

公开(公告)号：CN114927492A

公开(公告)日：2022-08-19

申请号：CN202210111801.X

申请日：2022-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  陈伟铭 ,  丁国强 ,  胡宪斌 ,  邱文智 ,  余振华

IPC: H01L23/498 ,  H01L21/48 ,  H01L23/31

Abstract: 实施例包括封装件和用于形成封装件的方法，该封装件包括具有由介电材料制成的衬底的中介层。中介层也可以包括位于衬底上方的再分布结构，该再分布结构包括在包括多个横向重叠图案化曝光的图案化工艺中缝合在一起的金属化图案。本申请的实施例还涉及封装器件。

公开(公告)号：CN114927425A

公开(公告)日：2022-08-19

申请号：CN202110923892.2

申请日：2021-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  蔡仲豪 ,  王垂堂

IPC: H01L21/50 ,  H01L21/66 ,  H01L25/16

Abstract: 本发明的实施例涉及集成电路封装件和形成方法。在实施例中，一种方法包括：用电介质到电介质接合和金属到金属接合将第一存储器器件的背侧接合到第二存储器器件的前侧；在接合之后，在第一存储器器件的前侧形成穿过第一电介质层的第一导电凸块，第一导电凸块从第一电介质层的主表面凸起；使用第一导电凸块测试第一存储器器件和第二存储器器件；以及在测试之后，用可回流连接器将逻辑器件附接到第一导电凸块。

公开(公告)号：CN114765165A

公开(公告)日：2022-07-19

申请号：CN202210038417.1

申请日：2022-01-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  陈颉彦 ,  王垂堂 ,  蔡仲豪

IPC: H01L25/065 ,  H01L25/18 ,  H01L21/50 ,  H01L23/538 ,  H01L23/31

Abstract: 方法包括形成重构晶圆，包括：在载体上方形成再分布结构，在再分布结构上方接合第一多个存储器管芯，在再分布结构上方接合多个桥接管芯，以及在第一多个存储器管芯和多个桥接管芯上方接合多个逻辑管芯。多个桥接管芯中的每个互连多个逻辑管芯中的四个并且与多个逻辑管芯中的四个的角部区域重叠。第二多个存储器管芯接合在多个逻辑管芯上方。多个逻辑管芯形成第一阵列，并且第二多个存储器管芯形成第二阵列。本申请的实施例涉及封装件及其形成方法。

公开(公告)号：CN110942983B

公开(公告)日：2022-06-21

申请号：CN201811511262.9

申请日：2018-12-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邵栋梁 ,  董志航

IPC: H01L21/18 ,  H01L25/07

Abstract: 一种方法包括穿过第一封装组件的第一钝化层图案化腔，第一封装组件包括第一半导体衬底，以及将第一封装组件接合到第二封装组件。第二封装组件包括第二半导体衬底和第二钝化层。将第一封装组件接合到第二封装组件包括：将第一钝化层直接接合到第二钝化层；以及回流设置在腔中的导电连接件的焊料区，以将第一封装组件电连接到第二封装组件。本发明的实施例还涉及接合的半导体器件及其形成方法。

公开(公告)号：CN109427746B

公开(公告)日：2022-05-13

申请号：CN201711250887.X

申请日：2017-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈英儒 ,  余振华 ,  陈宪伟 ,  陈明发 ,  胡致嘉

IPC: H01L23/538 ,  H01L21/768

Abstract: 在实施例中，一种具有内连结构的装置包括：内连结构，位于衬底之上，所述内连结构包括第一金属线及第二金属线，所述第一金属线长于所述第二金属线；表面介电层，位于所述内连结构之上；多个第一通孔，位于所述表面介电层中；第一结合接垫，位于所述表面介电层中，其中所述第一结合接垫经由所述第一通孔连接到所述第一金属线的第一端部；多个第二通孔，位于所述表面介电层中；第二结合接垫，位于所述表面介电层中，所述第二结合接垫与所述第一结合接垫彼此分离，其中所述第二结合接垫经由所述第二通孔连接到所述第一金属线的第二端部；以及第三结合接垫，位于所述表面介电层中，其中所述第三结合接垫经由第三通孔连接到所述第二金属线。

公开(公告)号：CN110556346B

公开(公告)日：2022-03-15

申请号：CN201810960619.5

申请日：2018-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  郭宏瑞 ,  蔡惠榕 ,  张晁纶

IPC: H01L23/31 ,  H01L23/495 ,  H01L23/29 ,  H01L23/488

Abstract: 公开半导体结构及其形成方法。所述半导体结构包括第一管芯、第二管芯、第一包封材料及保护层。第一管芯包括第一衬底。第二管芯结合到第一管芯且包括第二衬底。第一包封材料包封第一管芯。保护层设置在第一衬底的侧壁上且设置在所述第一衬底与第一包封材料之间，其中所述保护层的材料不同于第二衬底的材料及所述第一包封材料的材料。

公开(公告)号：CN110444482B

公开(公告)日：2022-03-15

申请号：CN201910131889.X

申请日：2019-02-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  苏安治 ,  吴集锡 ,  叶德强 ,  吴仓聚 ,  邱文智 ,  叶名世

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/488

Abstract: 本发明实施例提供一种用于将垂直取向的组件的顶部电极耦合到衬底的高高宽比通孔，其中组件的顶部电极通过导电桥接件耦合到通孔，且其中组件的底部电极耦合到衬底。一些实施例通过组件晶片来安装组件且在将组件安装到衬底的同时将组件分离。一些实施例将各别的组件安装到衬底。

公开(公告)号：CN113764334A

公开(公告)日：2021-12-07

申请号：CN202110463756.X

申请日：2021-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟明慈 ,  杨固峰 ,  吴仓聚 ,  邱文智 ,  余振华

IPC: H01L21/768 ,  H01L23/528

Abstract: 方法包括在半导体衬底上方形成多个介电层，蚀刻多个介电层和半导体衬底以形成开口，沉积延伸到开口中的第一衬垫，在第一衬垫上方沉积第二衬垫。第二衬垫延伸到开口中。方法还包括将导电材料填充到开口中以形成通孔，以及在半导体衬底的相对侧上形成导电部件。导电部件通过通孔电互连。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN110581209B

公开(公告)日：2021-11-30

申请号：CN201910035366.5

申请日：2019-01-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  林耕汉 ,  郭宏瑞 ,  蔡惠榕

IPC: H01L33/62 ,  H01L33/00 ,  H01S5/343

Abstract: 在一个实施例中，一种方法包括：将发光二极管连接到衬底；用光敏密封剂密封发光二极管；穿过邻近发光二极管的光敏密封剂形成第一开口；以及在第一开口中形成导电通孔。本发明的实施例还涉及半导体器件和方法。