公开(公告)号：CN101663741B

公开(公告)日：2012-11-07

申请号：CN200880013119.5

申请日：2008-10-03

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真

IPC: H01L21/338 ,  H01L21/28 ,  H01L21/337 ,  H01L29/04 ,  H01L29/201 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812

CPC classification number: H01L29/808 ,  H01L21/047 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/812

Abstract: 由六方晶系的SiC构成的衬底被制备成使得其主表面处于在该主表面和与(0001)面垂直的面之间的最小角度为一度以下的方向上，例如，在主表面和与(0001)面垂直的[0001]方向之间的最小角度为一度以下的方向上。在通过前述方法制备的衬底的一个主表面上形成横向半导体器件。因而，可以相对于其中由六方晶系的SiC构成的衬底的主表面处于沿着(0001)方向的方向上的横向半导体器件，可以显著提高击穿电压的值。

公开(公告)号：CN101241848B

公开(公告)日：2012-01-25

申请号：CN200810080739.2

申请日：2004-04-20

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真

IPC: H01L21/04 ,  H01L21/266

CPC classification number: H01L21/266 ,  H01L21/046 ,  H01L21/0465

Abstract: 本发明提供一种半导体装置的制造方法，是通过离子注入法在半导体基板(101)的表面上形成杂质的注入区域的半导体装置的制造方法，其特征在于，包括：在半导体基板(101)的表面上形成包含SiO2膜(107a、107b)和金属薄膜(105)的掩膜层(103)的工序、和进行杂质离子的注入的工序。

公开(公告)号：CN101536152B

公开(公告)日：2010-12-01

申请号：CN200780040752.9

申请日：2007-08-13

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  玉祖秀人

IPC: H01L21/28

CPC classification number: H01L21/0485 ,  H01L29/45 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了包含Si和Ni的用于SiC半导体的欧姆电极(2)，或者包含Si和Ni并且另外包含Au或Pt的用于SiC半导体的欧姆电极(2)；所述欧姆电极(2)的制造方法；利用所述欧姆电极(2)的半导体装置；以及所述半导体装置的制造方法。

公开(公告)号：CN101647093A

公开(公告)日：2010-02-10

申请号：CN200880004747.7

申请日：2008-08-21

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  并川靖生 ,  增田健良

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L21/67109 ,  H01L29/45 ,  H01L29/66068 ,  Y10T117/1068 ,  Y10T117/1088

Abstract: 本发明提供一种制造半导体装置的方法和因表面粗糙所引起的特性退化受到抑制的半导体装置，所述制造半导体装置的方法通过在热处理步骤中充分抑制晶片的表面粗糙而能够抑制因晶片表面粗糙所引起的特性退化。制造作为半导体装置的MOSFET的方法包括包括准备由碳化硅制成的晶片(3)的步骤和活化退火步骤，所述活化退火步骤通过加热所述晶片(3)来实施活化退火。在所述活化退火步骤中，在含产生自SiC片(61)的碳化硅蒸气的气氛中加热所述晶片(3)，所述SiC片(61)为不同于所述晶片(3)的发生源。

公开(公告)号：CN100349270C

公开(公告)日：2007-11-14

申请号：CN03815406.4

申请日：2003-07-24

Applicant: 住友电气工业株式会社

Inventor： 星野孝志 ,  原田真 ,  藤川一洋 ,  初川聪 ,  弘津研一

IPC: H01L21/337 ,  H01L29/80 ,  H01L29/808

CPC classification number: H01L29/66068 ,  H01L29/0634 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/66446 ,  H01L29/66909 ,  H01L29/8083

Abstract: 本发明的纵向JFET1a配备n+型漏极半导体部(2)、n型漂移半导体部(3)、p+型栅极半导体部(4)、n型沟道半导体部(5)、n+型源极半导体部(7)、和p+型栅极半导体部(8)。n型漂移半导体部(3)设置在n+型漏极半导体部(2)的主面上，具有沿与该主面交叉的方向延伸的第1～第4区域(3a-3d)。p+型栅极半导体部(4)设置在n型漂移半导体部(3)的第1～第3区域(3a-3c)上。n型沟道半导体部(5)沿p+型栅极半导体部(4)设置，电连接于n型漂移半导体部(3)的第4区域(3d)上。

公开(公告)号：CN1706032A

公开(公告)日：2005-12-07

申请号：CN200480001390.9

申请日：2004-04-20

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真

IPC: H01L21/265

CPC classification number: H01L21/266 ,  H01L21/046 ,  H01L21/0465

Abstract: 本发明的目的在于，提供一种使以高能量加速离子而进行的离子注入成为可能的、且能够向半导体基板(1、101)特别是SiC半导体基板以选择区域的方式简便地进行足够深度的杂质注入的半导体装置的制造方法。为此，本发明的半导体装置的制造方法，包括：在半导体基板(101)的表面上形成包含聚酰亚胺树脂膜(2)，或者包含SiO2膜(107a、107b)和金属薄膜(105)的掩膜层的工序；和进行杂质离子的注入的工序。

公开(公告)号：CN103907275B

公开(公告)日：2016-12-14

申请号：CN201280052673.0

申请日：2012-10-18

Applicant: 住友电气工业株式会社 ,  国立大学法人丰桥技术科学大学

Inventor： 藤川一洋 ,  志贺信夫 ,  大平孝 ,  和田和千 ,  乌仁图雅

IPC: H02M1/08 ,  H02M7/48

Abstract: 根据本发明的实施例的晶体管保护电路10是一种用于保护电压驱动晶体管20的晶体管保护电路，该电压驱动晶体管20是通过由驱动电路将电源40的高电位侧电压或低电位侧电压施加至该晶体管的栅极端子而受开关控制。该晶体管保护电路10具有电源控制器12，该电源控制器12在接收到用于执行保护晶体管的保护命令之后逐渐降低电源40的高电位侧电压。

公开(公告)号：CN104205608A

公开(公告)日：2014-12-10

申请号：CN201380018555.2

申请日：2013-03-22

Applicant: 住友电气工业株式会社 ,  国立大学法人丰桥技术科学大学

Inventor： 藤川一洋 ,  初川聪 ,  志贺信夫 ,  大平孝

IPC: H02M7/5387

Abstract: 根据本发明的一个实施例的电源逆变器电路(1)是桥式电源逆变器电路，该桥式电源逆变器电路包括顺序串联连接在较高与较低电压侧的输入端子之间的第一和第二切换元件(11、12)以及顺序串联连接在较高与较低电压侧的输入端子之间的第三和第四切换元件(13、14)，该桥式电源逆变器电路把在较高和较低电压侧上的输入端子之间馈送的直流电力转换成交流电力。第一和第三切换元件(11、13)的组与第二和第四切换元件(12、14)的组中的一组在比另一组的频率更高的频率下控制切换。

公开(公告)号：CN103891136A

公开(公告)日：2014-06-25

申请号：CN201280052674.5

申请日：2012-10-11

Applicant: 住友电气工业株式会社 ,  国立大学法人丰桥技术科学大学

Inventor： 初川聪 ,  藤川一洋 ,  筑野孝 ,  志贺信夫 ,  大平孝 ,  和田和千 ,  乌仁图雅 ,  谷村晃太郎

IPC: H03F1/02 ,  H03F3/217

CPC classification number: H03K17/687 ,  H02M1/08 ,  H02M3/158 ,  H03F1/0211 ,  H03F1/0222 ,  H03F3/16 ,  H03F3/217 ,  H03F3/45 ,  H03F3/55 ,  H03F3/607 ,  H03F2200/102 ,  H03F2200/351 ,  Y10T307/747

Abstract: 一种开关电路33包括：连接电路级联连接控制端子，该连接电路级联连接控制端子用于相应地经由n-1数目个线圈L1来控制n数目的晶体管M1至Mn的切换，n为等于或大于2的整数；以及线圈L3，线圈L3相应地连接在晶体管M1至Mn中的每一个的一端与线圈L2的另一端之间，该线圈L2的一端电连接至DC电源。利用输入至该连接电路的输入端子的PWM信号来顺次地切换晶体管M1至Mn。开关电路33进一步包括晶体管M0，晶体管M0以级联连接插入在线圈L2的所述一端或所述另一端处。

公开(公告)号：CN103563253A

公开(公告)日：2014-02-05

申请号：CN201280025463.2

申请日：2012-04-02

Applicant: 住友电气工业株式会社 ,  国立大学法人丰桥技术科学大学

Inventor： 藤川一洋 ,  志贺信夫 ,  大平孝 ,  和田和千 ,  石冈和也

IPC: H03K17/04 ,  H03K17/687

Abstract: 本发明的开关电路(10A)包括具有输入端子(21)、输出端子(22)及公共端子(23)的第一半导体开关元件～第四半导体开关元件(20)。以在第一半导体开关元件及第四半导体开关元件导通(截止)时剩余的半导体开关元件成为截止(导通)的方式，对各半导体开关元件的输入端子施加脉冲状信号。开关电路具备：第一电容元件(60)，连接在第二半导体开关元件的输出端子与第四半导体开关元件的输入端子之间；及第二电容元件(61)，连接在第二半导体开关元件的输入端子与第四半导体开关元件的输出端子之间。第一及第二电容元件分别具有如下电容：使第四及第二半导体开关元件各自的输入端子与输出端子间的寄生电容在对第四及第二半导体开关元件供给的脉冲状信号的时钟频率的N倍(N为1以上的整数)的频率下降低。