利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

67 条记录 (耗时 0.022 秒)

    垂直存储器件及其制造方法
    32.
    发明公开
    垂直存储器件及其制造方法 审中-实审

    公开(公告)号：CN111384063A

    公开(公告)日：2020-07-07

    申请号：CN201910979076.6

    申请日：2019-10-15

    申请人： 爱思开海力士有限公司

    发明人： 李在吉 ,  宋姝璃 ,  刘香根 ,  李世昊

    IPC分类号： H01L27/11585 ,  H01L27/11587 ,  H01L27/11597

    摘要： 本申请提供一种垂直存储器件及其制造方法。根据一个方面的垂直存储器件包括衬底，设置在衬底上的第一栅电极结构以及在基本上垂直于衬底的第一方向上与第一栅电极结构间隔开的第二栅电极结构，设置在第一栅电极结构与第二栅电极结构之间的沟道接触电极层，以及沿第一方向延伸并与沟道接触电极层以及第一栅电极结构和第二栅电极结构接触的沟道层。

    三维垂直单晶体管铁电存储器及其制备方法
    33.
    发明公开
    三维垂直单晶体管铁电存储器及其制备方法 有权

    公开(公告)号：CN110047844A

    公开(公告)日：2019-07-23

    申请号：CN201910290800.4

    申请日：2019-04-11

    申请人： 中国科学院微电子研究所

    发明人： 殷华湘 ,  侯朝昭 ,  叶甜春 ,  李超雷

    IPC分类号： H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

    摘要： 本发明提供了一种三维垂直单晶体管铁电存储器及其制备方法。该铁电存储器包括：衬底；绝缘介质层，设置于衬底上；沟道结构，贯穿绝缘介质层并与衬底连接，沟道结构具有源漏区以及连接源漏区的沟道区；栅堆叠结构，环绕沟道结构设置，且栅堆叠结构设置于与沟道区相对的绝缘介质层中，栅堆叠结构包括沿远离沟道结构的方向顺序层叠的铁电绝缘层和栅极。具有上述结构的铁电存储器能够取代传统的DRAM，实现高密度的高速内存。

    NOR型存储器件及其制造方法及包括存储器件的电子设备
    34.
    发明公开
    NOR型存储器件及其制造方法及包括存储器件的电子设备 审中-实审

    公开(公告)号：CN115274683A

    公开(公告)日：2022-11-01

    申请号：CN202210777446.X

    申请日：2022-07-01

    申请人： 中国科学院微电子研究所

    发明人： 朱慧珑

    IPC分类号： H01L27/11578 ,  H01L27/11565 ,  H01L27/11587 ,  H01L27/11597 ,  H01L29/417 ,  H01L23/522 ,  H01L21/768

    摘要： 公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例，该NOR型存储器件可以包括：设置在衬底上的存储单元层，包括在竖直方向上彼此叠置的第一源/漏层、第一沟道层、第二源/漏层、第二沟道层和第三源/漏层；相对于衬底竖直延伸以穿过存储单元层的栅堆叠，包括栅导体层和设置在栅导体层与存储单元层之间的存储功能层；以及源极线接触部和体接触部中至少之一。源极线接触部相对于衬底竖直延伸以穿过存储单元层，且与存储单元层中的第一源/漏层和第三源/漏层分别电连接。体接触部相对于衬底竖直延伸以穿过存储单元层，且与存储单元层中的第一沟道层和第二沟道层分别电连接。

    半导体晶片及其制造方法
    35.
    发明公开
    半导体晶片及其制造方法 审中-实审

    公开(公告)号：CN115000080A

    公开(公告)日：2022-09-02

    申请号：CN202110743449.7

    申请日：2021-07-01

    申请人： 台湾积体电路制造股份有限公司

    发明人： 林孟汉 ,  黄家恩

    IPC分类号： H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

    摘要： 一种半导体晶片及其制造方法，半导体晶片包含：第一半导体元件以及第二半导体元件。第一半导体元件包含包含记忆元件的第一子阵列的第一元件部，以及在第一方向上邻设于第一元件部的第一接合部。第一接合部在垂直方向上具有楼梯状外形。第二半导体元件包含在第一方向上邻近于第一元件部且与第一接合部相对的第二元件部，以及在第一方向上邻设于第二元件部且与第一接合部相对的第二接合部。第二接合部在垂直方向上亦具有楼梯状外形。第二元件部包含记忆元件的第二子阵列。第一半导体元件与第二半导体元件电性隔离。

    半导体装置与制作半导体装置的方法
    36.
    发明公开
    半导体装置与制作半导体装置的方法 审中-实审

    公开(公告)号：CN114628402A

    公开(公告)日：2022-06-14

    申请号：CN202110652160.4

    申请日：2021-06-10

    申请人： 台湾积体电路制造股份有限公司

    发明人： 林孟汉 ,  黄家恩 ,  刘逸青

    IPC分类号： H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

    摘要： 一种半导体装置与制作半导体装置的方法，半导体装置包含第一漏极/源极结构、第二漏极/源极结构、第三漏极/源极结构、第一位元线、共同选择线、第二位元线与电荷储存层。第一漏极/源极结构往第一方向延伸。第二漏极/源极结构往第一方向延伸，并在垂直于第一方向的第二方向与第一漏极/源极结构间隔开。第三漏极/源极结构往第一方向延伸，并在第二方向与第二漏极/源极结构间隔开。电荷储存层耦合至每个第一漏极/源极结构、第二漏极/源极结构与第三漏极/源极结构中的至少一第一侧壁。

    存储器件及其制造方法
    37.
    发明公开
    存储器件及其制造方法 无效

    公开(公告)号：CN114267682A

    公开(公告)日：2022-04-01

    申请号：CN202110795822.3

    申请日：2021-07-14

    申请人： 台湾积体电路制造股份有限公司

    发明人： 林孟汉 ,  贾汉中 ,  杨丰诚 ,  杨柏峰 ,  许诺 ,  杨世海 ,  林佑明

    IPC分类号： H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

    摘要： 本发明实施例阐述一种包括字线、源极线、位线、存储层、沟道材料层的存储器件。字线在第一方向上延伸，且衬层设置在字线的侧壁上。存储层在衬层之间设置在字线的侧壁上且在第一方向上沿着衬层的侧壁延伸。衬层通过存储层间隔开且衬层夹置在存储层与字线之间。沟道材料层设置在存储层的侧壁上。介电层设置在沟道材料层的侧壁上。源极线及位线设置在介电层的相对的侧处且设置在沟道材料层的侧壁上。源极线及位线在与第一方向垂直的第二方向上延伸。衬层的材料具有比存储层的材料的介电常数低的介电常数。