公开(公告)号：CN102163133B

公开(公告)日：2013-07-10

申请号：CN201110064163.2

申请日：2005-07-22

申请人： 桑迪士克3D公司

发明人： 克里斯托弗·S·穆尔 ,  阿德里安·杰戴 ,  马特·弗鲁因 ,  杨佳 ,  德里克·博施

IPC分类号： G06F3/06 ,  G06F12/02 ,  G06F11/10

CPC分类号： G06F3/08 ,  G06F3/0607 ,  G06F3/0661 ,  G06F3/0679 ,  G06F11/1068 ,  G06F12/0238 ,  G06F2212/1032 ,  G06F2212/1036 ,  G06F2212/2142 ,  G06F2212/7201 ,  G06F2212/7207

摘要： 本发明涉及针对具有可擦除/可重写存储器使用带有主机装置的一次或数次可编程存储器的方法及装置。本文描述的实施例可用于使得一次或数次可编程存储器能与现有消费者电子装置(例如与快闪——可擦除、非易失性存储器一起工作的那些装置)一起工作而不需要一固件升级，从而提供逆向兼容性且同时将用户冲击减到最小。因此，这些实施例是一种将一次或数次可编程存储器与具有闪存卡插槽的现有消费者电子装置桥接的可行方式。这些实施例还允许设计出未来消费者电子装置而不必为了包括针对一次或数次可编程存储器定制的文件系统来更新固件。

公开(公告)号：CN101720510B

公开(公告)日：2013-06-12

申请号：CN200880020493.8

申请日：2008-06-18

申请人： 桑迪士克3D公司

发明人： S·B·赫纳

IPC分类号： H01L29/861 ,  H01L21/329 ,  H01L21/20

CPC分类号： H01L29/861 ,  G11C17/16 ,  G11C17/165 ,  G11C2213/33 ,  G11C2213/71 ,  G11C2213/72 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02667 ,  H01L27/1021 ,  H01L29/161 ,  H01L29/66136

摘要： 公开了对硅-锗合金形成的二极管进行退火的方法，该方法使泄漏电流最小化。所述方法包括下述步骤：形成硅-锗合金的半导体柱；在第一温度加热所述柱至少30分钟，然后在高于所述合金的第一温度的第二温度下加热所述柱长达120秒钟。本发明进一步包括多个p-i-n二极管的单片三维存储器阵列，所述p-i-n二极管由硅-锗合金形成，并且已经经受两阶段加热工艺。

公开(公告)号：CN102983273A

公开(公告)日：2013-03-20

申请号：CN201210572290.8

申请日：2009-04-01

申请人： 桑迪士克3D公司

发明人： R·E·朔伊尔莱因

IPC分类号： H01L45/00 ,  H01L27/24

CPC分类号： H01L45/04 ,  H01L27/2409 ,  H01L27/2418 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/085 ,  H01L45/124 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147 ,  H01L45/149 ,  H01L45/1608 ,  H01L45/1616 ,  H01L45/1625 ,  H01L45/1691

摘要： 一种制备存储器器件的方法，包括形成第一导电电极（28），在该第一导电电极上形成绝缘结构（13），在该绝缘结构的侧壁上形成电阻率切换元件（14），在该电阻率切换元件上形成第二导电电极（26），以及在该第一导电电极和该第二导电电极之间形成与该电阻率切换元件串联的导向元件（22），其中该电阻率切换元件在从第一导电电极到第二导电电极的第一方向上的高度大于该电阻率切换元件在与第一方向垂直的第二方向上的厚度。

公开(公告)号：CN102683267A

公开(公告)日：2012-09-19

申请号：CN201210013376.7

申请日：2006-03-21

申请人： 桑迪士克3D公司

发明人： 克里斯托弗·J·佩蒂

IPC分类号： H01L21/768

CPC分类号： H01L21/768 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76829 ,  H01L23/5252 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及用于在形成通至导电部件的触点时减少电介质过蚀刻的方法。在本发明的第一优选实施例中，将导电部件(44)形成在第一介电蚀刻停止层(40)上，且将第二介电材料(48)沉积在所述导电部件上方及之间。在所述第一与第二电介质之间具有选择性的通至所述导电部件的通路蚀刻将停止在所述介电蚀刻停止层上，从而限制过蚀刻。在第二实施例中，以减去图案及蚀刻工艺形成多个导电部件(64)，用介电填充剂(68)对其进行填充，且然后形成共同暴露导电部件及介电填充剂的表面。将介电蚀刻停止层(72)沉积在所述表面上，然后第三电介质(74)覆盖所述电介质蚀刻停止层。当穿过所述第三电介质蚀刻触点(76)时，所述选择性蚀刻会停止在所述电介质蚀刻停止层上。第二蚀刻可形成通至所述导电部件的触点。

公开(公告)号：CN101720507B

公开(公告)日：2012-01-11

申请号：CN200880021404.1

申请日：2008-06-23

申请人： 桑迪士克3D公司

发明人： S·B·赫纳 ,  M·H·克拉克 ,  T·库玛

IPC分类号： H01L27/102 ,  H01L29/868 ,  G11C11/36 ,  H01L29/861 ,  H01L29/16 ,  H01L29/167 ,  H01L29/26 ,  H01L27/06 ,  H01L29/04

CPC分类号： H01L29/868 ,  G11C11/5692 ,  G11C17/06 ,  G11C17/16 ,  G11C17/165 ,  G11C2213/33 ,  G11C2213/71 ,  G11C2213/72 ,  H01L27/0688 ,  H01L27/1021 ,  H01L29/04 ,  H01L29/161 ,  H01L29/167 ,  H01L29/66136 ,  H01L29/8615

摘要： 一种非易失性存储器件，其包括至少一个非易失性存储单元，所述非易失性存储单元包括掺杂有碳或氮至少一种的硅、锗或硅锗二极管(2)，其中掺杂的浓度大于不可避免的杂质级浓度。碳和/或氮例如被引入到p-i-n二极管(4，6，8)的本征区(6)中。

公开(公告)号：CN102077317A

公开(公告)日：2011-05-25

申请号：CN200980125461.9

申请日：2009-06-25

申请人： 桑迪士克3D公司

发明人： 王俊明 ,  陈韵庭 ,  R·E·斯科尔林

IPC分类号： H01L21/033 ,  H01L27/10 ,  H01L27/102 ,  H01L27/24

CPC分类号： H01L27/101 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/32139 ,  H01L27/1021 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/147 ,  H01L45/16

摘要： 本发明涉及一种制造半导体器件的方法，其包括在基底上形成至少一个器件层，在器件层之上形成多个间隔开的第一部件，其中每三个相邻的第一部件形成等边三角形，在第一部件上形成侧壁间隔件，使用多个填充部件填充侧壁间隔件之间的间隔，选择性地去除侧壁间隔件，以及使用至少多个填充部件作为掩模蚀刻至少一个器件层。一种器件包含位于基底之上的多个底电极，位于多个底电极之上的多个被间隔开的柱，以及与多个柱接触的多个上部电极。每三个相邻柱形成等边三角形，且每个柱包含半导体器件。多个柱包含具有第一形状的多个第一柱和具有不同于第一形状的第二形状的多个第二柱。

公开(公告)号：CN101313423B

公开(公告)日：2010-11-17

申请号：CN200680043951.0

申请日：2006-11-20

申请人： 桑迪士克3D公司

发明人： S·布拉德·赫纳

IPC分类号： H01L45/00 ,  H01L27/24

CPC分类号： H01L45/145 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/165 ,  H01L45/1658 ,  H01L45/1675

摘要： 镍与钴的氧化物具有比氧化镍或氧化钴低的电阻率。通过施加适合的电脉冲，可使氧化镍及氧化钴可逆地在两种或两种以上稳定的电阻率状态之间切换。预期包括镍与钴两者的氧化物或(NixCoy)O将以比氧化镍或氧化钴的切换电压及/或电流低的电压及/或电流在电阻率状态之间进行切换。可将(NixCoy)O层与二极管或晶体管配对以形成非易失性存储单元。

公开(公告)号：CN101720508A

公开(公告)日：2010-06-02

申请号：CN200880022667.4

申请日：2008-06-27

申请人： 桑迪士克3D公司

发明人： A·谢瑞克 ,  S·B·赫纳 ,  M·克拉克

IPC分类号： H01L27/102 ,  H01L21/822 ,  H01L27/06 ,  H01L27/24 ,  H01L45/00 ,  H01L27/10

CPC分类号： H01L27/102 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/24

摘要： 提供了一种形成存储器单元的方法，包括：(1)在衬底上方形成第一导体(206)；(2)利用选择性生长工艺在第一导体上方形成可逆电阻切换元件；(3)在第一导体上方形成二极管(204)；以及(4)在二极管和可逆电阻切换元件上方形成第二导体(208)以获得交叉点存储器件。切换元件也可以通过一个TFT控向。切换元件包含难以刻蚀的材料如TiO2，并且该切换元件不是通过刻蚀该材料形成的，而是通过氧化其它的材料如Ti或者TiN形成的。

公开(公告)号：CN101689551A

公开(公告)日：2010-03-31

申请号：CN200880019869.3

申请日：2008-04-10

申请人： 桑迪士克3D公司

发明人： K-J·夏 ,  C·李 ,  C·派蒂

IPC分类号： H01L27/115 ,  H01L21/8247

CPC分类号： H01L29/6609 ,  H01L21/76802 ,  H01L27/101 ,  H01L27/1021 ,  H01L29/868

摘要： 本发明公开了一种使用镶嵌制造技术形成三维、非易失性存储器阵列的方法。形成一组底层导体并且在其上形成一组重掺杂半导体材料的第一柱形元件。绝缘材料形成的塑模具有与第一柱形元件自对准的柱形开口并且第二半导体材料被沉积在塑模上以形成与第一柱形元件对准的第二柱形元件。形成的柱形元件可以通过形成另一个具有与柱形元件对准的沟槽开口的绝缘材料塑模被进一步处理，然后使用导电材料填充沟槽以形成耦合到柱形元件的导体。

公开(公告)号：CN101681914A

公开(公告)日：2010-03-24

申请号：CN200880017712.7

申请日：2008-03-26

申请人： 桑迪士克3D公司

发明人： S·B·赫纳

IPC分类号： H01L27/102

CPC分类号： H01L45/122 ,  B82Y10/00 ,  G11C13/0007 ,  G11C17/16 ,  G11C2213/16 ,  G11C2213/32 ,  G11C2213/71 ,  H01L27/1021 ,  H01L27/24 ,  H01L27/2409 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/149 ,  H01L45/16 ,  Y10S977/742 ,  Y10S977/842

摘要： 本发明公开了一种沉积硅、锗、或硅锗形成的上指PIN二极管。该二极管具有底层重掺杂P型区、中间本征或轻掺杂区和上层重掺杂N型区。上层重掺杂P型区掺杂砷，并且二极管的半导体材料在接触合适的硅化物、锗化物或硅锗化物时被结晶。可以形成大阵列的此上指二极管，当在二极管上施加大于导通电压的电压时，穿过该阵列的电流均匀性极佳。该二极管可以有利地用于单片三维存储器阵列中。本发明还公开了形成大量上指PIN二极管的方法和许多其他方面。