-
公开(公告)号:CN107170796A
公开(公告)日:2017-09-15
申请号:CN201710198228.X
申请日:2017-03-29
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/20 , H01L29/40 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种分段栅场板垂直型电流孔径功率器件,其自下而上包括:漏极(11)、衬底(1)、漂移层(2)、孔径层(3)、两个对称的二级阶梯形的电流阻挡层(4)、沟道层(6)、势垒层(7)和栅极(10),势垒层(7)上的两侧淀积有两个源极(9),两个源极(9)下方通过离子注入形成两个注入区(8),除漏极底部以外的所有区域覆盖有钝化层(13),两侧的钝化层内分别制作有分段栅场板(12),该分段栅场板是由多个相互独立的浮空场板和一个栅场板构成,栅场板与栅极电气连接,两个电流阻挡层(4)之间形成孔径(5)。本发明击穿电压高、工艺简单、导通电阻小、成品率高,可用于电力电子系统。
-
公开(公告)号:CN104393048B
公开(公告)日:2017-03-01
申请号:CN201410658234.5
申请日:2014-11-18
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明公开了一种介质调制复合交叠栅功率器件,主要解决现有场板技术在实现高击穿电压时工艺复杂的问题。其包括:衬底(1)、过渡层层(8)和保护层(13),势垒层(3)上淀积有源极(4)与漏极(5),钝化层(8)内刻有栅槽(9)与凹槽(10),其中栅槽靠近源极,凹槽靠近漏极,且栅槽的深度等于钝化层的厚度,凹槽(10)中完全填充有高介电常数介质(11),在栅槽内、栅槽与漏极之间的钝化层上部及高介电常数介质上部淀积有交叠栅(12),高介电常数介质与交叠栅构成复合交叠栅。本发明具有工艺简单、击穿电压高、场板效率高、可靠性高和成品率高的优点。(2)、势垒层(3)、台面(6)、绝缘介质层(7)、钝化
-
公开(公告)号:CN104409494A
公开(公告)日:2015-03-11
申请号:CN201410660221.1
申请日:2014-11-18
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/40 , H01L21/335
CPC classification number: H01L29/778 , H01L29/402 , H01L29/41725 , H01L29/66431
Abstract: 本发明公开了一种基于直角源场板和直角漏场板的复合场板功率器件,其包括:衬底(1)、过渡层(2)、势垒层(3)、源极(4)、肖特基漏极(5)、台面(6)、栅极(7)、钝化层(8)和保护层(13)。钝化层内刻有源槽(9)与漏槽(10);钝化层(8)与保护层(13)之间淀积有直角源场板(11)和直角漏场板(12);直角源场板与源极电气连接,且下端完全填充源槽;直角漏场板与肖特基漏极电气连接,且下端完全填充漏槽;直角源场板靠近栅极一侧边缘与源槽靠近栅极一侧边缘对齐,直角漏场板靠近肖特基漏极一侧边缘与漏槽靠近肖特基漏极一侧边缘对齐。本发明工艺简单、正向特性与反向特性好、成品率高,可作为开关器件。
-
公开(公告)号:CN103898506A
公开(公告)日:2014-07-02
申请号:CN201410166271.4
申请日:2014-04-23
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于m面GaN上的极性AlN纳米线材料及其制作方法,主要解决常规极性AlN纳米线生长中工艺复杂、生长效率低、方向一致性差的问题。其生长步骤是:(1)在m面GaN衬底上蒸发一层1-20nm金属Ti;(2)将有金属Ti的m面GaN衬底置于MOCVD反应室中,并向反应室内通入氢气与氨气,使m面GaN衬底上的一部分金属Ti氮化形成TiN,并残余一部分未被氮化的金属Ti;(3)向MOCVD反应室中同时通入铝源和氨气,利用未被氮化的金属Ti作为催化剂在TiN层上生长平行于衬底、方向一致的极性AlN纳米线。本发明具有工艺简单,高生长效率,高质量的优点,可用于制作高性能极性AlN纳米器件。
-
公开(公告)号:CN115491763B
公开(公告)日:2024-04-16
申请号:CN202210976926.9
申请日:2022-08-15
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种抑制金刚石衬底裂纹向外延层扩散的方法,包括:选择含裂纹单晶金刚石衬底,其表面有裂纹且晶面角度相近;对所述含裂纹单晶金刚石衬底的表面进行清洗;对清洗后的含裂纹单晶金刚石衬底进行刻蚀,以去除表面的非金刚石相;对刻蚀后的含裂纹单晶金刚石衬底进行退火处理,以消除其表面的部分残余应力;在退火后的含裂纹单晶金刚石衬底的表面周期性生长多层金刚石缓冲层组,每层金刚石缓冲层组均包括不同生长条件下生长的四层单晶金刚石;在所述金刚石缓冲层上进行无裂纹单晶金刚石同质外延生长,形成无裂纹的单晶金刚石材料。本发明的方法为同质外延单晶金刚石降低了成本,同时提高了外延金刚石的质量和成品率。
-
公开(公告)号:CN113130697B
公开(公告)日:2024-01-23
申请号:CN201911414678.3
申请日:2019-12-31
Applicant: 西安电子科技大学
IPC: H01L31/115 , H01L31/028 , H01L31/18
Abstract: 本发明属于半导体工艺领域,具体涉及一种赝竖式氢氧终端金刚石核探测器及其制备方法,制作金刚石衬底;利用氢等离子体在所述金刚石衬底上分别形成由碳‑氢键覆盖的第一氢终端和第二氢终端;在所述第一氢终端和所述第二氢终端表面分别形成第一金属膜和第二金属膜,并对所述第一金属膜和所述第二金属膜分别进行刻蚀得到第一电极和第二电极;在未被所述第一电极和所述第二电极覆盖的金刚石衬底表面形成钝化层,得到所述金刚石核探测器。具有提高电荷收集效率、改善电场分布、减少死区、提高载流子收集和提升金刚石核探测器的性能的有益效果。
-
公开(公告)号:CN113725075B
公开(公告)日:2024-01-09
申请号:CN202110789451.8
申请日:2021-07-13
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/28 , H01L21/04 , H01L29/45 , C23C16/22 , C23C16/505
Abstract: 本发明提供的一种金刚石混合终端表面电导的制备方法,利用C‑Si代替氢终端金刚石表面空气吸附层,采用原位刻蚀硅的方法作为Si的来源,在金刚石表面形成混合终端,制备C‑H/C‑Si混合终端金刚石,本发明操作简单,成本低廉,不需要复杂的工艺设备及步骤,就可以解决C‑H表面金刚石电导不稳定的问题,提高金刚石表面电导特性。
-
公开(公告)号:CN117352587A
公开(公告)日:2024-01-05
申请号:CN202311340111.2
申请日:2023-10-16
Applicant: 西安电子科技大学
IPC: H01L31/18 , H01L31/0224 , H01L31/0216 , H01L31/115
Abstract: 本发明公开了一种氢钝化硅终端欧姆接触电极的金刚石核探测器及制备方法,方法包括:根据预设杂质含量要求和预设位错密度要求选取金刚石,并进行清洗,得到金刚石衬底;在金刚石衬底上表面形成第一硅膜;在MPCVD中对含硅膜金刚石进行氢等离子体高温处理,形成第一硅终端掺杂金刚石层和第一氢钝化硅终端金刚石层;在金刚石衬底下表面形成第二硅膜;下表面采用相同的工艺形成第二硅终端掺杂金刚石层和第二氢钝化硅终端金刚石层;在第一氢钝化硅终端金刚石层表面制备第一电极,在第二氢钝化硅终端金刚石层表面制备第二电极,得到金刚石核探测器。本发明的氢钝化硅终端欧姆接触电极的金刚石核探测器的制备方法,可通过改善接触特性来提高器件性能。
-
公开(公告)号:CN117332735A
公开(公告)日:2024-01-02
申请号:CN202311378196.3
申请日:2023-10-23
Applicant: 西安电子科技大学
IPC: G06F30/3308 , G01R31/28 , G06F111/04
Abstract: 本发明公开了一种适用于多通道Buffer的模块验证系统及其方法,涉及芯片验证技术领域,包括:数据输入模块,在验证环境中模拟生成数据信号并打包成数据包进行发送;输入动态监测模块,响应于第一监测信号时触发,用于监测数据信号并保存数据包;数据处理模块,用于对数据信号进行处理,得到第一处理数据信号并打包成第一处理数据包;设计模块,用于对数据信号进行处理,得到第二处理数据信号;输出动态监测模块,响应于第二监测信号时触发,用于监测第二处理数据信号并打包成第二处理数据包;数据比较模块,用于将第一处理数据包和第二处理数据包进行对比,输出验证结果。本发明能够有效的验证多通道Buffer的模块。
-
公开(公告)号:CN117080250A
公开(公告)日:2023-11-17
申请号:CN202311200794.1
申请日:2023-09-15
IPC: H01L29/20 , H01L21/329 , H01L29/872 , H01L29/861 , H01L29/06
Abstract: 本发明涉及一种横向肖特基二极管器件及其制备方法,器件包括:高阻硅衬底层、六方氮化硼势垒层、阳极、阴极和钝化层;六方氮化硼势垒层位于高阻硅衬底层的上表面;高阻硅衬底层和六方氮化硼势垒层的接触界面形成异质结,异质结界面存在二维电子气沟道;阳极、阴极位于六方氮化硼势垒层的上表面;阳极和高阻硅衬底层形成肖特基接触;阴极和二维电子气沟道形成欧姆接触;钝化层,一部分位于阳极和阴极之间,另一部分延伸至阳极的部分上表面和阴极的部分上表面。通过高阻硅衬底层和六方氮化硼势垒层在异质结界面处的二维电子气,获得高载流子浓度、高迁移率的导电沟道,进而使器件获得更高的电流密度和更好的高频特性。
-
-
-
-
-
-
-
-
-