公开(公告)号：CN103456361B

公开(公告)日：2018-04-20

申请号：CN201310206487.4

申请日：2013-05-29

申请人： 三星电子株式会社

发明人： 李知尚 ,  金武星 ,  崔奇焕

IPC分类号： G11C16/10 ,  G11C16/06

CPC分类号： G11C11/5635 ,  G06F11/1048 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/02 ,  G11C16/0483 ,  G11C16/3413 ,  G11C16/3436 ,  G11C16/3454 ,  G11C29/04 ,  G11C2029/0411 ,  G11C2211/5621

摘要： 提供了一种操作非易失性存储装置的方法和集成电路存储系统。操作非易失性存储装置的方法可包括：识别在非易失性存储装置中的已进行从擦除的状态到至少部分编程的状态的无意的编程的一个或多个多位非易失性存储单元。可通过执行多个读取操作以产生差错检测数据并且随后对差错检测数据进行解码以识别具有差错的特定单元，来检测对第一多个非易失性存储单元中进行编程的操作期间产生的差错。编程的第一多个多位非易失性存储单元和在编程操作期间更改的强迫位数据矢量可被读取以支持差错检测。该数据以及从与第一多个多位非易失性存储单元相关联的页缓冲器读取的数据随后可被解码，以识别第一多个多位非易失性存储单元中的哪个是无意地编程的单元。

公开(公告)号：CN107818981A

公开(公告)日：2018-03-20

申请号：CN201710069713.7

申请日：2017-02-08

申请人： 东芝存储器株式会社

发明人： 荒井伸也

IPC分类号： H01L27/115 ,  H01L27/11551 ,  G11C16/02

CPC分类号： H01L27/11582 ,  H01L27/115 ,  G11C16/02 ,  H01L27/11551

摘要： 本发明的半导体存储装置具备：第1电极层，设置于导电层上；第2电极层，设置于所述导电层与所述第1电极层之间；第1绝缘层，设置于所述第1电极层与所述第2电极层之间；以及导电性的支柱层，在从所述导电层朝向所述第1电极层的第1方向上，贯通第1电极层、所述第2电极层及所述第1绝缘层而延伸。所述支柱层的贯通所述第1绝缘层的部分的外周具有沿着所述导电层的表面的第2方向上的第1宽度，所述支柱层的贯通所述第2电极层的部分的外周具有所述第2方向上的第2宽度，且所述第2宽度比所述第1宽度宽。

公开(公告)号：CN106206599A

公开(公告)日：2016-12-07

申请号：CN201610621800.4

申请日：2016-08-01

申请人： 上海华虹宏力半导体制造有限公司

发明人： 武洁

IPC分类号： H01L27/115 ,  G11C16/02

CPC分类号： H01L27/11517 ,  G11C16/02 ,  H01L27/11521

摘要： 本发明公开了一种多次可编程存储器，包括：选择管和存储管都为PMOS管并形成于N阱中，擦除管为NMOS管并形成于P阱中；擦除管的多晶硅栅由存储管的多晶硅栅延伸形成且为浮空栅极；在P阱表面形成有由N+区组成的源区和漏区以及由P+区组成的P阱引出区；擦除管的源区、漏区和P阱引出区都连接到电荷擦除端电极；擦除时，电荷擦除端电极连接的擦除电压连接到擦除管的源区和漏区并通过P阱引出区连接到所述P阱的沟道区，从而能使增加擦除面积并提高擦除效率；擦除管的P阱形成于深N阱，深N阱使P阱和P型衬底隔离，消除P型衬底的接地电压对擦除管的P阱加正的擦除电压的限制。本发明能提高浮空栅极的电荷擦除效率。

公开(公告)号：CN105976862A

公开(公告)日：2016-09-28

申请号：CN201610136675.8

申请日：2016-03-10

申请人： 株式会社东芝

发明人： 前嶋洋

IPC分类号： G11C16/02 ,  G11C16/26 ,  H01L21/8247

CPC分类号： G11C13/004 ,  G11C5/025 ,  G11C7/065 ,  G11C7/1048 ,  G11C7/12 ,  G11C13/0026 ,  G11C2207/005 ,  G11C2213/71 ,  G11C2213/72 ,  G11C16/26 ,  G11C16/02 ,  H01L21/8239

摘要： 本发明的实施方式提供一种能够提高性能的半导体存储装置。实施方式的半导体存储装置(1)包括：存储单元阵列(10A、10B)；读出放大器(12)，配置在存储单元阵列(10A、10B)间，由存储单元阵列(10A、10B)所共用；以及数据高速缓存(14)，以与读出放大器(12)夹隔存储单元阵列(10B)的方式配置，且保持来自读出放大器(12)的数据。

公开(公告)号：CN102376349B

公开(公告)日：2016-03-23

申请号：CN201110257889.8

申请日：2011-08-05

申请人： 株式会社半导体能源研究所

发明人： 松崎隆德 ,  长塚修平 ,  井上广树

IPC分类号： G11C11/4063

CPC分类号： G11C16/0408 ,  G11C11/405 ,  G11C16/02

摘要： 本发明的名称为半导体装置及其驱动方法，半导体装置使用允许晶体管的断态电流的充分降低的材料来形成；例如，使用作为宽能隙半导体的氧化物半导体材料。当使用允许晶体管的断态电流的充分降低的半导体材料时，半导体装置能够将数据保持长时段。另外，使信号线中的电位变化的定时相对写字线中的电位变化的定时延迟。这使得有可能防止数据写入差错。

公开(公告)号：CN102598247B

公开(公告)日：2015-05-06

申请号：CN201080049798.9

申请日：2010-09-29

申请人： 株式会社半导体能源研究所

发明人： 山崎舜平 ,  今井馨太郎 ,  小山润

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L27/00 ,  H01L27/06 ,  H01L27/08 ,  H01L27/088 ,  H01L27/092 ,  H01L29/786 ,  H03K19/20

CPC分类号： H01L27/10802 ,  G11C11/404 ,  G11C11/405 ,  G11C16/02 ,  H01L21/8258 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/0922 ,  H01L27/105 ,  H01L27/1156 ,  H01L27/12 ,  H01L27/1225 ,  H01L29/7869

摘要： 半导体器件包括：具有氧化物半导体层的晶体管；以及使用除氧化物半导体外的半导体材料所形成的逻辑电路。晶体管的源电极和漏电极之一电连接到逻辑电路的至少一个输入，并且至少一个输入信号通过晶体管施加到逻辑电路。晶体管的截止电流优选为小于或等于1×10-13A。

公开(公告)号：CN103578540A

公开(公告)日：2014-02-12

申请号：CN201310043468.4

申请日：2013-02-04

申请人： 爱思开海力士有限公司

发明人： 林锺淳

IPC分类号： G11C16/06 ,  G11C16/02

CPC分类号： G11C16/04 ,  G11C13/0035 ,  G11C16/02 ,  G11C16/06 ,  G11C16/10

摘要： 本发明公开了一种半导体存储器件及其操作方法，所述方法包括以下步骤：读取储存在编程/擦除次数储存单元中的编程/擦除操作的次数；基于读取的编程/擦除操作的次数来设定编程电压的脉冲宽度；以及利用具有设定的脉冲宽度的编程电压来对存储器单元执行编程操作。设定编程电压的脉冲宽度的步骤包括：随着编程/擦除操作的次数的增加来减小编程电压的脉冲宽度。

公开(公告)号：CN103578538A

公开(公告)日：2014-02-12

申请号：CN201210460697.1

申请日：2012-11-15

申请人： 爱思开海力士有限公司

发明人： 朴成勋 ,  车载元

IPC分类号： G11C16/06 ,  G11C16/02

CPC分类号： G11C16/16 ,  G11C11/5642 ,  G11C16/02 ,  G11C16/0483 ,  G11C16/14 ,  G11C16/26

摘要： 本发明公开了一种半导体存储器件及其操作方法，所述半导体存储器件包括：存储器单元阵列，所述存储器单元阵列包括多个存储块，每个存储块包括多个页，其中，所述多个页中的每个包括指示数据是否储存在相应页中的至少一个标志单元；以及外围电路，所述外围电路被配置成响应于擦除请求来从选中的存储块的标志单元中读取数据，并且基于标志单元的数据而省略对选中的存储块的擦除操作。

公开(公告)号：CN103180908A

公开(公告)日：2013-06-26

申请号：CN201180051326.1

申请日：2011-11-15

申请人： 英特尔公司

发明人： H·曹 ,  K·潘戈尔 ,  K·K·帕拉特 ,  N·R·米尔克 ,  P·卡拉瓦德 ,  I·赵

IPC分类号： G11C16/14 ,  G11C16/06 ,  G11C16/02

CPC分类号： G11C16/3495 ,  G11C16/02 ,  G11C16/3404

摘要： 一种用于提高闪存耐久性的方法和装置。在本发明的一个实施例中，将高电场提供给闪存模块的控制栅极。施加到闪存模块的高电场去除了闪存模块的控制栅极和有源区之间的陷获电荷。在本发明的一个实施例中，在闪存模块的擦除操作之前将高电场施加至闪存模块的控制栅极。通过将高电场施加到闪存模块的控制栅极，本发明的实施例改进闪存模块的单级或多级单元的编程/擦除循环降级。

公开(公告)号：CN102742001A

公开(公告)日：2012-10-17

申请号：CN201180008206.3

申请日：2011-01-07

申请人： 株式会社半导体能源研究所

发明人： 斋藤利彦

IPC分类号： H01L21/8242 ,  G11C11/405 ,  G11C11/407 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/108 ,  H01L27/115 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

CPC分类号： G11C16/02 ,  G11C11/404 ,  H01L29/94

摘要： 目的是即便针对包括耗尽模式晶体管的存储器元件也仍然提供能够精确地保持数据的半导体装置。预先对用于控制信号到信号保持部分的输入的晶体管的栅极端子负充电。物理上断开到电源的连接，从而在栅极端子处保持负电荷。此外，提供具有端子的电容器，端子中的一个与晶体管的栅极端子电连接，从而通过电容器控制晶体管的开关操作。